Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-199715

(43) Date of publication of application: 12.07.2002

(51)Int.Cl.

H02M 3/28 HO2N 3/155

(21)Application number : 2000-398020

(71)Applicant: SANKEN ELECTRIC CO LTD

(22)Date of filing:

27.12.2000


(72)Inventor: TERASAWA YOICHI

(54) SWITCHING POWER DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain high conversion efficiency over a wide load range by reducing the switching loss of a switching power device, when it is light loaded.

SOLUTION: A control circuit (12) for a switching power device according to this invention is provided with a reset period detector (51), which detects only a first pulse as a reset period of a transformer (2) from a voltage (VFB) which is generated in the auxiliary winding (2c) of a transformer (2), after a MOS-FET (3 is turned off, and a timer circuit (52) which operates by a short time constant during a detection period of the detector (51) and generates an output and operates by a long time constant, during periods other than the detection period and generates an output. When the reset period of the transformer (2) is shorter than an output period by the short time constant of the timer circuit (52), while a load (13) is in a light loaded condition, the time constant of the timer circuit (52) is extended, after



finishing of the reset period, and an off-state of the MOS-FET (3) is held, until the timer circuit (52) generates output, after the extension of the time constant. After that, the MOS- FET (3) is switched over to the on-state.

LEGAL STATUS

[Date of request for examination]

27.12.2000

Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3389603

[Date of registration]

17.01.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-199715 (P2002-199715A)

(43)公開日 平成14年7月12日(2002.7.12)

(51) Int.Cl.7		識別記号	FΙ	•	テ	-マコード(参考)
H02M	3/28		H 0 2 M	3/28	H	5 H 7 3 0
					С	
					X	
	3/155			3/155	Н	

審査請求 有 請求項の数9 OL (全 35 頁)

(21)出願番号 特願2000-398020(P2000-398020)

(22)出願日 平成12年12月27日(2000.12.27) (71) 出願人 000106276

サンケン電気株式会社

埼玉県新座市北野3丁目6番3号

(72)発明者 寺沢 陽一

埼玉県新座市北野3丁目6番3号 サンケ

ン電気株式会社内

(74)代理人 100082049

弁理士 清水 敬一

Fターム(参考) 5H730 AA14 AA20 AS01 BB13 BB43


BB52 CC28 DD02 DD03 DD04 DD05 DD26 EE07 EE08 EE10 FD01 FD41 FF05 FF19 FG01 XX04 XX15 XX26 XX35 XX47

スイッチング電源装置 (54)【発明の名称】

(57)【要約】

【課題】 スイッチング電源装置の軽負荷時のスイッチ ング損失を低減して広い負荷の範囲で高い変換効率を得

【解決手段】 本発明によるスイッチング電源装置の制 御回路(12)は、MOS-FET(3)がオフした後にトラン ス(2)の補助巻線(2c)に発生する電圧(VFB)から最初の電 圧パルスのみをトランス(2)のリセット期間として検出 するリセット期間検出回路(51)と、リセット期間検出回 路(51)の検出期間中は短い時定数で動作して出力を発生 し且つ前記の検出期間以外は長い時定数で動作して出力 を発生するタイマ回路(52)とを備えている。負荷(13)が 軽負荷状態でタイマ回路(52)の短い時定数での出力期間 よりもトランス(2)のリセット期間が短い場合は、リセ ット期間の終了後にタイマ回路(52)の時定数を延長し、 時定数延長後のタイマ回路(52)が出力を発生するまでM OS-FET(3)のオフ状態を保持した後、オン状態に切 り換える。



【特許請求の範囲】

【請求項1】 直流電源に対して直列に接続されたトランスの1次巻線及び主スイッチング素子と、前記トランスの2次巻線に接続され且つ直流出力を発生する整流平滑回路と、該整流平滑回路の出力電圧を検出する出力電圧検出手段と、該出力電圧検出手段の検出信号により前記主スイッチング素子をオン・オフ制御する制御回路とを備え、前記制御回路は、前記整流平滑回路の出力電圧が目標値となるように前記主スイッチング素子のオン期間を決定し、前記主スイッチング素子がオフしてから所定の時間が経過した後に前記主スイッチング素子をオン状態にすることにより前記直流出力のレベルを略一定に保持するスイッチング電源装置において、

1

前記トランスの1次巻線と電磁的に結合する補助巻線を 設け、

前記制御回路は、前記主スイッチング素子がオフした後に前記補助巻線に発生する電圧から最初の電圧パルスのみを前記トランスのリセット期間として検出するリセット期間検出手段と、該リセット期間検出手段の検出期間中は短い時定数で動作して出力を発生し且つ前記検出期間以外は長い時定数で動作して出力を発生するタイマ手段とを備え、前記タイマ手段が出力を発生した後に前記主スイッチング素子をオフ状態からオン状態に切り換えることを特徴とするスイッチング電源装置。

【請求項2】 前記主スイッチング素子に流れる電流を 検出する電流検出手段を設け、

前記制御回路は、前記電流検出手段の検出信号と前記出力電圧検出手段の検出信号との重畳信号により前記主スイッチング素子をオン・オフ制御し、前記重畳信号の電圧レベルが基準電圧のレベルを超えたとき、前記主スイッチング素子をオフ状態にすることにより、前記直流出力のレベルを略一定に保持すると共に前記主スイッチング素子に流れる電流を所定の値に制限する請求項1に記載のスイッチング電源装置。

【請求項3】 前記リセット期間検出手段の検出電圧レベルを前記基準電圧のレベルよりも高い値に設定し、前記リセット期間検出手段は、前記電流検出手段の検出信号と前記出力電圧検出手段の検出信号と前記トランスの補助巻線の電圧の検出信号との重畳信号の電圧レベルが前記検出電圧レベルより高い最初の期間を前記トラン 40スのリセット期間として検出する請求項2に記載のスイッチング電源装置。

【請求項4】 前記制御回路は、前記電流検出手段の検出信号と前記出力電圧検出手段の検出信号と前記補助巻線の電圧の検出信号との重畳信号の電圧レベルが前記基準電圧のレベルを超えたときに出力信号を発生して前記主スイッチング素子をオフ状態にする過電流検出手段と、前記リセット期間検出手段が検出信号を出力したときに前記過電流検出手段からの出力信号を遮断し且つ前記タイマ手段の出力信号により前記主スイッチング素子 50

がオン状態となったときに前記遮断状態を解除するオフ 期間固定手段とを有する請求項3に記載のスイッチング 雷源装置。

【請求項5】 前記制御回路は、前記タイマ手段の短い時定数での出力期間よりも前記トランスのリセット期間が長いとき、前記タイマ手段の出力に関わらず前記リセット期間が終了するまで前記主スイッチング素子のオフ状態を保持した後、前記主スイッチング素子をオン状態に切り換え、

前記タイマ手段の短い時定数での出力期間よりも前記トランスのリセット期間が短いとき、前記リセット期間の終了後に前記タイマ手段の時定数を延長し、時定数延長後の前記タイマ手段が出力を発生するまで前記主スイッチング素子のオフ状態を保持した後、前記主スイッチング素子をオン状態に切り換える請求項1~3の何れか1項に記載のスイッチング電源装置。

【請求項6】 前記リセット期間検出手段は、前記トランスの補助巻線に発生する電圧の自由振動分を減衰させる積分回路を有する請求項1~5の何れか1項に記載のスイッチング電源装置。

【請求項7】 前記トランスの補助巻線に発生する電圧の波高値が前記リセット期間検出手段の検出電圧レベルよりも高い基準電圧のレベルを超えたとき、前記タイマ手段の出力を強制的にセット状態にする電圧立ち上がり検出手段を前記補助巻線とタイマ手段との間に接続した請求項1~6の何れか1項に記載のスイッチング電源装置。

【請求項8】 直流電源に対して直列に接続された主スイッチング素子及びリアクトルと、前記主スイッチング素子がオフしたときに前記リアクトルと閉回路を成すように接続された還流用整流素子及び平滑コンデンサと、前記平滑コンデンサの電圧を検出する出力電圧検出手段と、該出力電圧検出手段の検出信号により前記主スイッチング素子をオン・オフ制御する制御回路とを備え、前記制御回路は、前記平滑コンデンサの電圧が目標値となるように前記主スイッチング素子のオン期間を決定し、前記主スイッチング素子がオフしてから所定の時間が経過した後に前記主スイッチング素子をオン状態にすることにより前記平滑コンデンサの両端に発生する直流出力のレベルを略一定に保持するスイッチング電源装置において、

前記制御回路は、前記還流用整流素子が導通状態となり 前記リアクトルの主スイッチング素子側の端子電圧が反 対側の端子電圧より低くなったときに検出信号を発生す るリアクトル電圧検出手段と、該リアクトル電圧検出手 段の検出信号から最初のパルス信号のみを前記リアクト ルのリセット期間として検出するリセット期間検出手段 と、該リセット期間検出手段の検出期間中は短い時定数 で動作して出力を発生し且つ前記検出期間以外は長い時 定数で動作して出力を発生するタイマ手段とを備え、前

3

記タイマ手段が出力を発生した後に前記主スイッチング 素子をオフ状態からオン状態に切り換えることを特徴と するスイッチング電源装置。

【請求項9】 前記リアクトル電圧検出手段は、一定のバイアス電圧を発生するバイアス電源と、該バイアス電源のバイアス電圧と前記リアクトルの主スイッチング素子側の端子電圧との差電圧を分圧する分圧抵抗と、前記還流用整流素子が導通状態となり前記分圧抵抗の分圧電圧が前記リアクトルの主スイッチング素子と反対側の端子電圧より低くなったときに検出信号を発生する比較手段とを有する請求項8に記載のスイッチング電源装置。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明はスイッチング電源装置、特に軽負荷時のスイッチング損失を低減してあらゆる負荷での変換効率の向上を図ったスイッチング電源装

置に属する。 【0002】

【従来の技術】従来から一般的に広く使用されているリ ンギングチョークコンバータ(RCC)動作を行うフラ イバック方式のスイッチング電源装置を図21に示す。 図21に示すスイッチング電源装置は、交流電源に接続 された整流回路又はバッテリ(蓄電池)等で構成された 直流電源(1)と、1次巻線(2a)及び2次巻線(2b)並びに 補助巻線(2c)を有するトランス(2)と、主スイッチング 素子としてのMOS-FET (MOS型電界効果トラン ジスタ) (3)と、整流ダイオード(4)及び平滑コンデンサ (5)を有する整流平滑回路(6)と、MOS-FET(3)に流 れる電流を検出する電流検出手段としての電流検出用抵 抗(7)と、起動用抵抗(8)と、抵抗(9)及びコンデンサ(1 0)から成る低域通過型フィルタ回路(11)と、MOS-F ET(3)をオン・オフ制御する制御回路(12)と、負荷(1 3)の電圧 Voを検出し且つフォトカプラ (14) の発光部 (14 a)及び受光部(14b)並びに逆流防止用ダイオード(15)を 介してその検出信号を電圧制御信号として制御回路(12) の帰還信号入力端子(12a)に付与する出力電圧検出手段 としての出力電圧検出回路(16)と、整流ダイオード(17) と、駆動用コンデンサ(18)と、フライバック電圧検出用 抵抗(19)と、フライバック電圧検出用コンデンサ(20) と、逆流防止用ダイオード(21)とを備えている。トラン ス(2)の1次巻線(2a)及びMOS-FET(3)は直流電源 (1)に対して直列に接続される。整流平滑回路(6)はトラ ンス(2)の2次巻線(2b)と負荷(13)との間に接続され る。電流検出用抵抗(7)はMOS-FET(3)と直列に接 続される。起動用抵抗(8)は直流電源(1)の陽極端子と制 御回路(12)の電源入力端子(12b)との間に接続される。 低域通過型フィルタ回路(11)は電流検出用抵抗(7)と制 御回路(12)の帰還信号入力端子(12a)との間に接続され る。整流ダイオード(17)はトランス(2)の補助巻線(2c) の一端と制御回路(12)の電源入力端子(12b)との間に接

続される。駆動用コンデンサ(18)は制御回路(12)の電源 入力端子(12b)と直流電源(1)の陰極端子との間に接続される。フライバック電圧検出用抵抗(19)及びフライバック電圧検出用コンデンサ(20)はトランス(2)の補助巻線(2c)の一端と直流電源(1)の陰極端子との間に直列に接続される。逆流防止用ダイオード(21)はフライバック電圧検出用抵抗(19)及びフライバック電圧検出用コンデンサ(20)の接続点と制御回路(12)の帰還信号入力端子(12a)との間に接続される。

【0003】制御回路(12)は、電源入力端子(12b)に接 続された制御回路用レギュレータ及び低電圧停止回路(2 2)と、制限電流値を規定する基準電圧 V ocp を発生する 基準電源(23)と、帰還信号入力端子(12a)に接続された 非反転入力端子(+)の電圧レベルと基準電源(23)が接続 された反転入力端子(-)の電圧レベルとを比較して非反 転入力端子(+)の電圧レベルが反転入力端子(-)の電圧レ ベルを超えたときに高い電圧(H)レベルの比較出力信号 を発生するコンパレータ(24)と、MOS-FET(3)がオ フ状態となったときにトランス(2)の補助巻線(2c)から フライバック電圧検出用抵抗(19)及びフライバック電圧 検出用コンデンサ(20)並びに逆流防止用ダイオード(21) を介して帰還信号入力端子(12a)に入力されるフライバ ック電圧の立ち上がりを検出する電圧立ち上がり検出回 路(25)と、電圧立ち上がり検出回路(25)からの検出信号 により駆動され且つ検出信号の最初の立ち下がりに同期 して出力信号を発生する発振回路(26)と、発振回路(26) の出力信号によりセット状態となり高い電圧(H)レベル のオン信号を駆動回路(28)を介してMOS-FET(3)の ゲート端子に付与すると共にコンパレータ(24)の比較出 力信号によりリセット状態となり低い電圧(L)レベルの オフ信号を駆動回路 (28)を介してMOS-FET (3)のゲ ート端子に付与するリセット優先RSフリップフロップ (27)とから構成されている。制御回路用レギュレータ及 び低電圧停止回路(22)は、制御回路(12)を構成する各部 に駆動用電力を供給すると共に制御回路(12)の電源入力 端子(12b)から入力されるトランス(2)の補助巻線(2c)の 整流電圧が所定値以下に低下したときに駆動用電力の供 給を停止する。

【0004】図21に示すスイッチング電源装置の動作は以下の通りである。直流電源(1)より電力供給が開始されると、起動用抵抗(8)を介して駆動用コンデンサ(18)が充電されると共に制御回路(12)の電源入力端子(12b)に電圧が印加され、制御回路(12)内の制御回路用レギュレータ及び低電圧停止回路(22)が動作を開始する。駆動用コンデンサ(18)の充電電圧が所定値に達して制御回路(12)内の制御回路用レギュレータ及び低電圧停止回路(22)から駆動用電力が出力されると、発振回路(26)が動作を開始し、リセット優先RSフリップフロップ(27)のセット端子(S)に出力信号が付与される。これにより、リセット優先RSフリップフロップ(27)がセット状態と

5

なり、駆動回路(28)を介してMOS-FET(3)のゲート端子に高い電圧(H)レベルのオン信号が付与されてMOS-FET(3)がオン状態となる。このとき、MOS-FET(3)がオン状態となる。このとき、MOS-FET(3)のドレインーソース端子間の電圧Vsが図22(A)に示すように略OVとなり、MOS-FET(3)に流れる電流Isが図22(B)に示すように直線的に増加してトランス(2)にエネルギが蓄積される。これと共に、低域通過型フィルタ回路(11)から制御回路(12)の帰還信号入力端子(12a)を介してコンパレータ(24)の非反転入力端子(+)に入力される電圧Vcが図22(D)に示すように直線的に上昇し、図22(C)に示すようにトランス(2)の補助巻線(2c)に負極性の電圧VFBが発生する。【OOO5】図22(D)に示すように、制御回路(12)の帰還信号入力端子(12a)からコンパレータ(24)の非反転入力端子(+)に入力される電圧Vcpのレベルが基準電源

【0005】図22(D)に示すように、制御回路(12)の (23)の基準電圧 Vocp のレベルを超えると、コンパレー タ(24)から高い電圧(H)レベルの比較出力信号が発生 し、リセット優先RSフリップフロップ(27)のリセット 端子(R)に付与される。これにより、リセット優先RS フリップフロップ(27)がリセット状態となり、駆動回路 (28)を介してMOS-FET(3)のゲート端子に低い電圧 (L)レベルのオフ信号が付与されてMOS-FET(3)が オフ状態となる。このとき、図22(B)に示すようにM OS-FET(3)に流れる電流 Inが略0になると共にド レインーソース端子間の電圧Vps が 0 Vから急速に上昇 し、トランス(2)に蓄積されたエネルギが2次巻線(2b) から整流平滑回路(6)を介して負荷(13)に供給され、ト ランス(2)がリセットされる。これと同時に、トランス (2)の補助巻線(2c)に発生するフライバック電圧VFBの 極性が図22(C)に示すように負から正となり、フライ バック電圧検出用抵抗(19)及びフライバック電圧検出用 コンデンサ(20)並びに逆流防止用ダイオード(21)を介し て制御回路(12)の帰還信号入力端子(12a)に入力され る。制御回路(12)の帰還信号入力端子(12a)に入力され た電圧V㎝は、電圧立ち上がり検出回路(25)及びコンパ レータ(24)の非反転入力端子(+)に入力され、図22 (D)に示すように電圧立ち上がり検出回路(25)に入力さ れた電圧Vcp のレベルが立ち上がり検出電圧Vup のレベ ルを超えると、電圧立ち上がり検出回路(25)から検出信 号が出力され、発振回路(26)が駆動される。なお、電圧 立ち上がり検出回路(25)の立ち上がり検出電圧 Vurのレ ベルは基準電源(23)の基準電圧 Vocr のレベルよりも予 め高く設定されているので、コンパレータ(24)の比較出 力信号は高い電圧(H)レベルを保持する。したがって、 コンパレータ(24)からの比較出力信号がリセット優先R Sフリップフロップ(27)のリセット端子(R)に継続して 入力されリセット状態を保持するので、駆動回路(28)を 介してMOS-FET(3)のゲート端子に引き続き低い電 圧(L)レベルのオフ信号が付与され、MOS-FET(3) のオフ状態を保持する。

6

【0006】トランス(2)のリセット期間が終了し、ト ランス(2)の補助巻線(2c)のフライバック電圧VBの極 性が図22(C)に示すように正から負になると、フライ バック電圧検出用抵抗(19)及びフライバック電圧検出用 コンデンサ(20)並びに逆流防止用ダイオード(21)を介し て制御回路(12)の帰還信号入力端子(12a)に入力される 電圧Vcr が図22(D)に示すように基準電源(23)の基準 電圧Vocr のレベル以下となり、コンパレータ(24)から 低い電圧(L)レベルの比較出力信号が発生する。このた め、リセット優先RSフリップフロップ(27)のリセット 端子(R)には何も入力されず、セット端子(S)に入力され る発振回路(26)の出力信号によりリセット優先RSフリ ップフロップ(27)がセット状態となる。これにより、リ セット優先RSフリップフロップ(27)から駆動回路(28) を介してMOS-FET(3)のゲート端子に高い電圧(H) レベルのオン信号が付与され、トランス(2)の補助巻線 (2c)に発生するフライバック電圧 VFB の立ち下がりに同 期してMOS-FET(3)がオン状態となる。このとき、 トランス(2)の2次巻線(2b)側にはエネルギの伝達が行 われず、MOS-FET(3)のオフ期間中に整流平滑回路 (6)の平滑コンデンサ(5)に充電された電荷が負荷(13)に 供給される。以上のようにして、MOS-FET(3)がオ ン・オフ制御され、トランス(2)の2次巻線(2b)から整 流平滑回路(6)を介して負荷(13)に直流出力が供給され る。

【0007】負荷(13)の電圧Ⅴ0は出力電圧検出回路(1 6)により検出され、出力電圧検出回路(16)から出力され る検出信号に応じてフォトカプラ(14)の発光部(14a)の 光強度が変化し、更に発光部(14a)の光強度に応じて受 光部(14b)に流れる電流が変化する。フォトカプラ(14) の受光部(14b)の出力は電圧制御信号として逆流防止用 ダイオード(15)を介して制御回路(12)の帰還信号入力端 子(12a)に入力されると共に、低域通過型フィルタ回路 (11)のコンデンサ(10)を充電する。一方、MOS-FE T (3)に流れる電流 I D は電流検出用抵抗(7)により検出 され、この検出信号が低域通過型フィルタ回路(11)を通 してフォトカプラ(14)の受光部(14b)の電圧制御信号に 重畳される。これらの重畳信号の電圧は、制御回路(12) の帰還信号入力端子(12a)を介してコンパレータ(24)の 非反転入力端子(+)に入力され、反転入力端子(-)に接続 された基準電源(23)の基準電圧Vcr と比較される。M OS-FET(3)に流れる電流が増加し、コンパレータ(2 4)の非反転入力端子(+)に入力される電圧Vcp のレベル が基準電源(23)の基準電圧 Vocr のレベルを超えると、 コンパレータ(24)から高い電圧(H)レベルの比較出力信 号が発生し、リセット優先RSフリップフロップ(27)の リセット端子(R)に付与される。これにより、リセット 優先RSフリップフロップ(27)がリセット状態となり、 駆動回路(28)を介してMOS-FET(3)のゲート端子に 低い電圧(L)レベルのオフ信号が付与されてMOS-F

(5)

8

E T (3)がオフ状態となる。以上のようにして、制御回路 (12)のコンパレータ (24)の非反転入力端子 (+)に入力される電圧 V_{CP} が制御目標値、即ち基準電源 (23)の基準電圧 V_{CP} に略等しくなるようにMOS-FET (3)のオン期間を決定することにより、MOS-FET (3)に流れる電流が制限され、MOS-FET (3)の過電流保護が可能となる。

【0008】負荷(13)のインピーダンスが高くなると、 出力電圧検出回路(16)の検出信号の電圧が上昇するの で、フォトカプラ(14)の発光部(14a)の光強度が増加し て受光部(14b)に流れる電流が増加する。このため、低 域通過型フィルタ回路(11)のコンデンサ(10)の充電電圧 が上昇し、コンパレータ(24)の非反転入力端子(+)に入 力される電圧がコンデンサ(10)の充電電圧から基準電源 (23)の基準電圧 V の のレベルに達するまでの時間が短 くなる。したがって、リセット優先RSフリップフロッ プ(27)から駆動回路(28)を介してMOS-FET(3)のゲ ート端子に付与される制御パルス信号のパルス幅が狭く なり、MOS-FET(3)に流れる電流の時間幅が狭くな る。逆に、負荷(13)のインピーダンスが低くなると、前 記の動作と逆の動作が行われ、リセット優先RSフリッ プフロップ(27)から駆動回路(28)を介してMOS-FE T(3)のゲート端子に付与される制御パルス信号のパル ス幅が広くなる。以上により、負荷(13)の電圧又はイン ピーダンスの変動に応じてリセット優先RSフリップフ ロップ(27)から駆動回路(28)を介してMOS-FET(3) のゲート端子に付与する制御パルス信号のパルス幅が制 御され、負荷(13)に印加される直流電圧Voが一定レベ ルに保持される。

【0009】また、図24は、MOS-FET(3)のオフ期間を固定し、オン期間を変化させることにより負荷(13)に印加される直流電圧 V_0 を一定レベルに保持するスイッチング電源装置を示す。即ち、図24に示すスイッチング電源装置は、フライバック電圧検出用抵抗(19)、フライバック電圧検出用コンデンサ(20)及び逆流防止用ダイオード(21)を省略すると共に制御回路(12)内の電圧立ち上がり検出回路(25)を省略し、発振回路(26)の代わりにリセット優先RSフリップフロップ(27)の低い電圧(L)レベルの出力信号 V_{FF} が入力されてから所定の時間 T_0 が経過した後に単発パルス形状の出力信号 V_{TM} を発生するタイマ回路(29)を設けた点が図21に示すスイッチング電源装置と異なる。

【0010】図24に示すスイッチング電源装置では、図25(D)に示すタイマ回路(29)の出力信号 V_{TL} によりリセット優先RSフリップフロップ(27)がセット状態となり、図25(E)に示すようにリセット優先RSフリップフロップ(27)から高い電圧(H)レベルの出力信号 V_{TL} が発生してMOS-FET(3)がオン状態となる。また、図25(C)に示すように制御回路(12)の帰還信号入力端子(12a)からコンパレータ(24)の非反転入力端子(+)に入

力される電圧 V cp のレベルが基準電源(23)の基準電圧 V ocr のレベルを超えると、コンパレータ(24)から高い電 圧(H)レベルの比較出力信号が発生してリセット優先R Sフリップフロップ(27)がリセット状態となり、図25 (E)に示すようにリセット優先RSフリップフロップ(2 7)から低い電圧(L)レベルの出力信号 Vrr が発生してM OS-FET(3)がオフ状態となる。MOS-FET(3)が オフしてから所定の時間 Toが経過すると、図25(D) に示すようにタイマ回路(29)から出力信号 V™ が発生し てリセット優先RSフリップフロップ(27)が再びセット 状態となり、図25(E)に示すようにリセット優先RS フリップフロップ(27)から高い電圧(H)レベルの出力信 号VFF が発生してMOS-FET(3)が再びオン状態とな る。即ち、タイマ回路(29)の出力信号 V╖によりMOS - FET(3)のオフ期間が固定されるので、図25(A)及 び(B)に示すように軽負荷時におけるMOS-FET(3) のドレインーソース端子間の電圧 V ps 及びドレイン電流 Ⅰ Dの各波形の間隔が図21に示すスイッチング電源装 置の場合(図23)に比較して広くなる。したがって、 軽負荷時においてMOS-FET(3)のスイッチング周波 数の増加が図21に示す場合に比較して少ないため、軽 負荷時におけるスイッチング損失が図21に示すスイッ チング電源装置より小さい利点がある。

[0011]

【発明が解決しようとする課題】図21に示す従来のスイッチング電源装置では、負荷(13)のインピーダンスが高い軽負荷状態になると、図23(A)~(D)に示すようにMOS-FET(3)のドレインーソース端子間の電圧Vの及びドレイン電流In、トランス(2)の補助巻線(2c)の電圧Vのを近にコンパレータ(24)の非反転入力端子(+)の電圧Vのの各液形の間隔が図22(A)~(D)に示す重負荷時の場合に比較して狭くなるため、MOS-FET(3)のスイッチング周波数が高くなる。したがって、負荷(13)が軽くなるにつれてMOS-FET(3)のオン・オフ回数が増加するため、スイッチング損失が増加し、軽負荷時の変換効率が低下する問題点が生じていた。

【0012】また、図24に示す従来のスイッチング電源装置では、タイマ回路(29)の出力信号 V_{II} によりMO S-FET(3)のオフ期間が固定されているため、軽負荷時におけるスイッチング損失が図21に示す場合に比較して小さい利点はあるものの、MOS-FET(3)のオフ期間を極端に長くすると重負荷時においTMOS-FET(3)のスイッチング周波数が必要以上に低下し、トランス(2)が大型になる等の弊害を生ずる。そのため、MOS-FET(3)のオフ期間は最大負荷時に必要なスイッチング周波数により決定される。しかし、軽負荷時にはトランス(2)で取り扱われるエネルギが小さいため、より低いスイッチング周波数でも十分であるにもかかわらず、最大負荷時に必要なスイッチング周波数によって決定される短いオフ期間でMOS-FET(3)がオン・オフ

10

動作することになる。したがって、負荷(13)が軽くなる につれて高いスイッチング周波数でMOS-FET(3)が オン・オフ動作してスイッチング損失が増加するので、 結局、図24に示すスイッチング電源装置でも軽負荷時の変換効率が低下する問題点は解消できなかった。

【0013】そこで、本発明は軽負荷時のスイッチング 損失を低減して広い負荷の範囲で変換効率を向上できる スイッチング電源装置を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明によるスイッチン グ電源装置は、直流電源(1)に対して直列に接続された トランス(2)の1次巻線(2a)及び主スイッチング素子(3) と、トランス(2)の2次巻線(2b)に接続され且つ直流出 力(Vo)を発生する整流平滑回路(6)と、整流平滑回路(6) の出力電圧(Vo)を検出する出力電圧検出手段(16)と、出 力電圧検出手段(16)の検出信号により主スイッチング素 子(3)をオン・オフ制御する制御回路(12)とを備えてい る。制御回路(12)は、整流平滑回路(6)の出力電圧(Vo) が目標値となるように主スイッチング素子(3)のオン期 間を決定し、主スイッチング素子(3)がオフしてから所 定の時間が経過した後に主スイッチング素子(3)をオン 状態にすることにより整流平滑回路(6)の直流出力(Vo) のレベルを略一定に保持する。また、トランス(2)の1 次巻線(2a)と電磁的に結合する補助巻線(2c)を設け、制 御回路(12)は、主スイッチング素子(3)がオフした後に 補助巻線(2c)に発生する電圧(VFB)から最初の電圧パル スのみをトランス(2)のリセット期間として検出するリ セット期間検出手段(51)と、リセット期間検出手段(51) の検出期間中は短い時定数で動作して出力を発生し且つ 前記の検出期間以外は長い時定数で動作して出力を発生 するタイマ手段(52)とを備え、タイマ手段(52)が出力を 発生した後に主スイッチング素子(3)をオフ状態からオ ン状態に切り換える。

【0015】負荷インピーダンスが高い軽負荷時におい て、トランス(2)のリセット期間の終了後にタイマ手段 (52)の時定数を延長し、時定数延長後のタイマ手段(52) が出力を発生した後に主スイッチング素子(3)をオフ状 態からオン状態にすることにより、主スイッチング素子 (3)のオフ期間が延長され、主スイッチング素子(3)のス イッチング周波数が低下する。したがって、主スイッチ ング素子(3)のオン・オフ回数が減少するので、軽負荷 時でのスイッチング損失を低減でき、広い負荷の範囲で スイッチング電源装置の変換効率を向上することが可能 となる。即ち、負荷(13)が軽負荷状態のときは、主スイ ッチング素子(3)がオフ状態となった後にトランス(2)の 蓄積エネルギが比較的短期間のうちに2次巻線(2b)から 整流平滑回路(6)を介して負荷(13)に供給されるため、 トランス(2)のリセット期間が短くなる。これにより、 トランス(2)の補助巻線(2c)に自由振動分を含む狭幅の 電圧パルスが発生し、最初の狭幅の電圧パルスのみをト

ランス(2)のリセット期間としてリセット期間検出手段 (51)により検出される。リセット期間検出手段(51)の検 出期間が短い時定数で動作するタイマ手段(52)の発生す る出力期間よりも短くなると、トランス(2)のリセット 期間終了後にタイマ手段(52)の時定数が長い時定数に切 り換えられるため、タイマ手段(52)の出力期間と、それ によって決定される主スイッチング素子(3)のオフ期間 が延長され、主スイッチング素子(3)のスイッチング周 波数が低下する。更に負荷(13)が軽くなると、リセット 期間検出手段(51)の検出期間も更に短くなり、それにつ れてタイマ手段(52)が短い時定数で動作する期間が短く なるため、タイマ手段(52)の出力期間は更に長くなる。 この結果、負荷(13)が軽くなるにつれて主スイッチング 素子(3)のオフ期間がタイマ手段(52)が長い時定数のみ で動作することで発生するオフ期間に近づいて行く。ま た、負荷(13)が重負荷状態のときは、主スイッチング素 子(3)がオフ状態となった後にトランス(2)の蓄積エネル ギが比較的長期間に亘り2次巻線(2b)から整流平滑回路 (6)を介して負荷(13)に供給されるため、トランス(2)の リセット期間が長くなる。これにより、トランス(2)の 補助巻線(2c)に広幅の電圧パルスが発生し、この広幅の 電圧パルスをトランス(2)のリセット期間としてリセッ ト期間検出手段(51)により検出される。リセット期間検 出手段(51)の検出期間中はタイマ手段(52)が短い時定数 で動作して出力を発生するため、リセット期間検出手段 (51)の検出期間がタイマ手段(52)の出力期間よりも長く なる。この場合は、主スイッチング素子(3)がオフして から所定の時間が経過した後に主スイッチング素子(3) をオン状態に切り換える通常のオフ期間固定動作が行わ れる。

【0016】本発明の一実施の形態では、主スイッチング素子(3)に流れる電流を検出する電流検出手段(7)を設け、制御回路(12)は、電流検出手段(7)の検出信号と出力電圧検出手段(16)の検出信号との重畳信号(Vcri)により主スイッチング素子(3)をオン・オフ制御し、重畳信号(Vcri)の電圧レベルが基準電圧(Vcri)のレベルを超えたとき、主スイッチング素子(3)をオフ状態にすることにより、整流平滑回路(6)の直流出力(Vo)のレベルを略一定に保持すると共に主スイッチング素子(3)に流れる電流を所定の値に制限する。

【0017】本発明の変更実施の形態では、リセット期間検出手段(51)の検出電圧レベル(VRST)を基準電圧(VのCP)のレベルよりも高い値に設定し、リセット期間検出手段(51)は、電流検出手段(7)の検出信号と出力電圧検出手段(16)の検出信号とトランス(2)の補助巻線(2c)の電圧(VRB)の検出信号との重畳信号(VCP)の電圧レベルが検出電圧レベル(VRST)より高い最初の期間をトランス(2)のリセット期間として検出するので、制御回路(12)の信号入力端子の数を削減できると共に回路構成を簡略化できる利点がある。また、制御回路(12)は、電流検出

12

手段(7)の検出信号と出力電圧検出手段(16)の検出信号 と補助巻線(2c)の電圧(VFB)の検出信号との重畳信号(V cr)の電圧レベルが基準電圧(Vocr)のレベルを超えたと きに出力信号を発生して主スイッチング素子(3)をオフ 状態にする過電流検出手段(23,24)と、リセット期間検 出手段(51)が検出信号(Vm)を出力したときに過電流検 出手段(23,24)からの出力信号を遮断し且つタイマ手段 (52)の出力信号により主スイッチング素子(3)がオン状 態となったときに遮断状態を解除するオフ期間固定手段 (67)とを有する。これにより、主スイッチング素子(3) がオフ状態で且つトランス(2)のリセット期間中でもタ イマ手段(52)の出力信号により主スイッチング素子(3) がオン状態となるので、主スイッチング素子(3)のオフ 期間を固定できる。したがって、軽負荷時では主スイッ チング素子(3)のオフ期間が延長されてスイッチング周 波数が低下するが、重負荷時では主スイッチング素子 (3)のスイッチング周波数が必要以上に低下せず、オフ 期間固定動作が良好に行われるので、トランス(2)を大 型化することなく軽負荷時でのスイッチング損失を低減 できる利点がある。

【0018】本発明の他の変更実施の形態における制御 回路(12)は、タイマ手段(52)の短い時定数での出力期間 よりもトランス(2)のリセット期間が長いとき、タイマ 手段(52)の出力に関わらずトランス(2)のリセット期間 が終了するまで主スイッチング素子(3)のオフ状態を保 持した後、主スイッチング素子(3)をオン状態に切り換 え、タイマ手段(52)の短い時定数での出力期間よりもト ランス(2)のリセット期間が短いとき、リセット期間の 終了後にタイマ手段(52)の時定数を延長し、時定数延長 後のタイマ手段(52)が出力を発生するまで主スイッチン グ素子(3)のオフ状態を保持した後、主スイッチング素 子(3)をオン状態に切り換える。これにより、軽負荷時 はタイマ手段(52)の延長された時定数による長いオフ期 間により主スイッチング素子(3)が低い周波数でオン・ オフ動作するが、重負荷状態になるとトランス(2)のリ セット期間終了時に主スイッチング素子(3)をオン状態 にする通常のリンギングチョークコンバータ(RCC) 動作が行われる。

【0019】また、リセット期間検出手段(51)内にトランス(2)の補助巻線(2c)に発生する電圧(VFB)の自由振動分を減衰させる積分回路(74)を有する場合は、積分回路(74)によりトランス(2)の補助巻線(2c)の電圧(VFB)に含まれる自由振動分を除去して最初の電圧パルス分のみをトランス(2)のリセット期間として検出するので、簡易な回路構成で且つ高い精度でトランス(2)のリセット期間を検出することができる利点がある。

【0020】また、トランス(2)の補助巻線(2c)に発生する電圧(VFB)の波高値がリセット期間検出手段(51)の検出電圧レベル(VRST)よりも高い基準電圧(VSET)のレベルを超えたとき、タイマ手段(52)の出力を強制的にセッ

ト状態にする電圧立ち上がり検出手段(25)をトランス(2)の補助巻線(2c)とタイマ手段(52)との間に接続した場合は、トランス(2)の補助巻線(2c)の電圧(VFB)の立ち下がりに同期した通常のリンギングチョークコンバータ(RCC)動作に切り換えることができるので、負荷(13)の変動範囲が小さい用途で常時通常のRCC動作をさせることが望ましい場合でも同一の制御回路を利用できる利点がある。

【0021】本発明によるもう一つのスイッチング電源 装置は、直流電源(1)に対して直列に接続された主スイ ッチング素子(3)及びリアクトル(30)と、主スイッチン グ素子(3)がオフしたときにリアクトル(30)と閉回路を 成すように接続された還流用整流素子(31)及び平滑コン デンサ(32)と、平滑コンデンサ(32)の電圧(Vo)を検出す る出力電圧検出手段(16)と、出力電圧検出手段(16)の検 出信号により主スイッチング素子(3)をオン・オフ制御 する制御回路(12)とを備えている。制御回路(12)は、平 滑コンデンサ(32)の電圧(Vo)が目標値となるように主ス イッチング素子(3)のオン期間を決定し、主スイッチン グ素子(3)がオフしてから所定の時間が経過した後に主 スイッチング素子(3)をオン状態にすることにより平滑 コンデンサ(32)の両端に発生する直流出力(Vo)のレベル を略一定に保持する。また、制御回路(12)は、還流用整 流素子(31)が導通状態となりリアクトル(30)の主スイッ チング素子(3)側の端子電圧(V1)が反対側の端子電圧 (V2)より低くなったときに検出信号(VL)を発生するリア クトル電圧検出手段(81)と、リアクトル電圧検出手段(8 1)の検出信号(VL)から最初のパルス信号のみをリアクト ル(30)のリセット期間として検出するリセット期間検出 手段(51)と、リセット期間検出手段(51)の検出期間中は 短い時定数で動作して出力を発生し且つ前記の検出期間 以外は長い時定数で動作して出力を発生するタイマ手段 (52)とを備え、タイマ手段(52)が出力を発生した後に主 スイッチング素子(3)をオフ状態からオン状態に切り換 える。

【0022】負荷インピーダンスが高い軽負荷時において、リアクトル(30)のリセット期間の終了後にタイマ手段(52)の時定数を延長し、時定数延長後のタイマ手段(52)が出力を発生した後に主スイッチング素子(3)をオフ状態からオン状態にすることにより、主スイッチング素子(3)のスイッチング周波数が低下する。これにより、主スイッチング素子(3)のスイッチング損失を低減でき、広い負荷の範囲でチョッパ方式のスイッチング電源装置の変換効率を向上することが可能となる。また、リアクトル(30)を小型化するために主スイッチング素子(3)のスイッチング周波数を高くした場合、軽負荷時に主スイッチング素子(3)のオン期間が極端に短くなり、制御上困難となる場合があるが、このスイッチング電源装置では軽負荷時に

主スイッチング素子(3)のオフ期間が自動的に延長されるため、軽負荷時での主スイッチング素子(3)のオン期間が極端に短くならず、軽負荷時でも安定に動作させることが可能となる。

【0023】また、上記のスイッチング電源装置のリア クトル電圧検出手段(81)は、一定のバイアス電圧(VBS) を発生するバイアス電源(82)と、バイアス電源(82)のバ イアス電圧(Vas)とリアクトル(30)の主スイッチング素 子(3)側の端子電圧(V1)との差電圧を分圧する分圧抵抗 (83,84)と、還流用整流素子(31)が導通状態となり分圧 抵抗(83,84)の分圧電圧(Vorv)がリアクトル(30)の主ス イッチング素子(3)と反対側の端子電圧(V2)より低くな ったときに検出信号(VL)を発生する比較手段(85)とを有 する。このため、起動時や過負荷時等で直流電源(1)の 出力電圧が略ゼロの場合、バイアス電源(82)のバイアス 電圧(Vgs)とリアクトル(30)の主スイッチング素子(3)側 の端子電圧(V1)との差電圧の分圧電圧(VDIV)がリアクト ル(30)の主スイッチング素子(3)と反対側、即ち出力側 の端子電圧(V2)よりも高くなるので、リアクトル電圧検 出手段(81)はリアクトル電圧の検出信号(VL)を発生しな い。これによって、タイマ手段(52)が長い時定数で動作 するため、主スイッチング素子(3)は最長のオフ期間で 動作し続ける。したがって、主スイッチング素子(3)を 最低のスイッチング周波数で動作させることができるの で、起動時や過負荷時等に主スイッチング素子(3)にか かる電気的なストレスを軽減することが可能となる。

[0024]

【発明の実施の形態】以下、本発明をフライバック方式 のスイッチング電源装置に適用した一実施の形態を図1 ~図4に基づいて説明する。但し、これらの図面では図 21~図25と実質的に同一の箇所には同一の符号を付 し、その説明を省略する。本実施の形態のスイッチング 電源装置は、図1に示すように、制御回路用レギュレー タ及び低電圧停止回路(22)と、基準電源(23)と、コンパ レータ(24)と、リセット優先RSフリップフロップ(27) と、駆動回路(28)と、リセット期間検出手段としてのリ セット期間検出回路(51)と、タイマ手段としてのタイマ 回路(52)とを備えた制御回路(12)を有する。リセット期 間検出回路(51)は、コンパレータ(24)の非反転入力端子 (+)に接続され、MOS-FET(3)がオフした後にトラ ンス(2)の補助巻線(2c)に発生する電圧VBから最初の 電圧パルスのみをトランス(2)のリセット期間として検 出する。タイマ回路(52)は、リセット期間検出回路(51) の検出信号 V m が低い電圧(L)レベルの期間中は短い時 定数で動作してリセット優先RSフリップフロップ(27) のセット端子(S)に付与する出力信号を発生し、検出信 号VB が高い電圧(H)レベルのときは長い時定数で動作 してリセット優先RSフリップフロップ(27)のセット端 子(S)に付与する出力信号を発生する。

【0025】リセット期間検出回路(51)は、リセット期 50

14

間検出レベルを規定する基準電圧 V RST を発生する基準 電源(53)と、非反転入力端子(+)に入力される電圧が反 転入力端子(-)に入力される基準電源(53)の基準電圧V км のレベルを超えたときに高い電圧(H)レベルの比較 出力信号を発生するリセット期間検出用コンパレータ(5 4) と、リセット優先RSフリップフロップ(27)の出力信 号の反転信号を出力する反転器(55)と、プリセット入力 端子(PR)に入力される反転器(55)の出力信号でセットさ れ高い電圧(H)レベルの出力信号 V or を発生すると共に クロック入力端子(CLK)に入力されるリセット期間検出 用コンパレータ(54)の比較出力信号の最初の立ち下がり で低い電圧(L)レベルの出力信号 V or を発生するプリセ ット入力付Dフリップフロップ(56)と、リセット期間検 出用コンパレータ(54)の比較出力信号とプリセット入力 付Dフリップフロップ(56)の出力信号 V ff との論理積の 反転信号をリセット期間検出信号 Vm として出力する N ANDゲート(57)とを備えている。

【0026】タイマ回路(52)は、時定数切換回路(58) と、時定数切換回路(58)の出力端子と接地端子との間に 接続されたタイマ用コンデンサ(59)と、タイマ用コンデ ンサ(59)と並列に接続され且つベース端子に付与される リセット優先RSフリップフロップ(27)の出力信号が高 い電圧(H)レベルとなったときにオン状態となる放電用 トランジスタ(60)と、基準電圧 V т を発生する基準電源 (61)と、非反転入力端子(+)に入力されるタイマ用コン デンサ(59)の電圧 Vcr が反転入力端子(-)に入力される 基準電源(61)の基準電圧Vmのレベルを超えたときに高 い電圧(H)レベルの比較出力信号を発生するコンパレー タ(62)とを備えている。時定数切換回路(58)は、制御回 路用レギュレータ及び低電圧停止回路(22)に接続され且 つ一定値 [1, [2](但し [1] < [2])の定電流出力を発生 する第1及び第2の定電流源(63,64)と、コレクタ端子 及びエミッタ端子がそれぞれ第2の定電流源(64)の出力 端子及び接地端子に接続され且つリセット期間検出回路 (51)内のNANDゲート(57)からベース端子に付与され るリセット期間検出信号 V M が低い電圧(L) レベルのと きにオフ状態となり高い電圧(H)レベルのときにオン状 態となる時定数切換用トランジスタ(65)と、第2の定電 流源(64)の出力端子及び時定数切換用トランジスタ(65) のコレクタ端子の接続点と第1の定電流源(63)の出力端 子との間に第2の定電流源(64)の定電流出力を許容する 極性で接続された逆流防止用ダイオード(66)とを備えて いる。制御回路用レギュレータ及び低電圧停止回路(2 2)、基準電源(23)、コンパレータ(24)、リセット優先R Sフリップフロップ(27)及び駆動回路(28)は、図24に 示す制御回路(12)と略同様であるため説明は省略する。 なお、図1に示す制御回路(12)は、リセット期間検出回 路(51)の入力端子に接続されたリセット期間検出端子(1 2c)を有し、MOS-FET(3)のオフ時にトランス(2)の 補助巻線(2c)に発生するフライバック電圧VBがフライ バック電圧検出用抵抗(19)及びフライバック電圧検出用コンデンサ(20)並びに逆流防止用ダイオード(21)を介してリセット期間検出端子(12c)に入力される点が図24に示す制御回路(12)と異なる。その他の構成は、図24に示す従来のスイッチング電源装置と略同様である。

に示す従来のスイッチング電源装置と略同様である。 【0027】図1に示す構成において、図2に示す時刻 toにて直流電源(1)より直流電力の供給が開始される と、起動用抵抗(8)を介して駆動用コンデンサ(18)が充 電されると共に制御回路(12)の電源入力端子(12b)に電 圧が印加され、制御回路(12)内の制御回路用レギュレー タ及び低電圧停止回路(22)が動作を開始する。駆動用コ ンデンサ(18)の充電電圧が所定値に達して制御回路(12) 内の制御回路用レギュレータ及び低電圧停止回路(22)か ら駆動用電力が出力されると、タイマ回路(52)が動作を 開始し、リセット優先RSフリップフロップ(27)のセッ ト端子(S)に出力信号が付与される。これにより、リセ ット優先RSフリップフロップ(27)がセット状態とな り、駆動回路(28)を介してMOS-FET(3)のゲート端 子に高い電圧(H)レベルのオン信号が付与されてMOS - FET(3)がオン状態となる。このとき、図2(A)に示 すようにMOS-FET(3)のドレイン-ソース端子間の 電圧Vosが略OVとなり、図2(B)に示すようにMOS -FET(3)のドレイン電流 Ioが増加してトランス(2)に エネルギが蓄積される。これと共に、図2(D)に示すよ うに低域通過型フィルタ回路(11)から制御回路(12)の帰 還信号入力端子(12a)を介してコンパレータ(24)の非反 転入力端子(+)に入力される電圧 V cpi が直線的に上昇 し、図 2 (C)に示すようにトランス(2)の補助巻線(2c) に負極性の電圧 VFB が発生する。トランス(2)の補助巻 線(2c)に発生した負極性の電圧VFBは、フライバック電 圧検出用抵抗(19)及びフライバック電圧検出用コンデン サ(20)並びに逆流防止用ダイオード(21)を介して制御回 路(12)のリセット期間検出端子(12c)に入力される。こ のとき、リセット期間検出回路(51)内のリセット期間検 出用コンパレータ(54)の非反転入力端子(+)に入力され る電圧 V CP2 は図 2 (E) に示すように略 0 V であるか ら、リセット期間検出用コンパレータ(54)から低い電圧 (L)レベルの出力信号を発生する。一方、リセット優先 R S フリップフロップ(27)の高い電圧(H)レベルの出力 信号は、リセット期間検出回路(51)内の反転器(55)を介 してプリセット入力付Dフリップフロップ(56)のプリセ ット入力端子(PR)に入力され、図2(F)に示すようにプ リセット入力付Dフリップフロップ(56)の出力信号Vpf の電圧レベルが低(L)レベルから高(H)レベルとなる。 したがって、NANDゲート(57)の入力端子にはリセッ ト期間検出用コンパレータ(54)の低い電圧(L)レベルの 出力信号とプリセット入力付Dフリップフロップ(56)の 高い電圧(H)レベルの出力信号 V ff が入力されるので、 図2(G)に示すようにNANDゲート(57)から出力され るリセット期間検出信号 V M は高い電圧(H) レベルを保

持する。また、リセット優先RSフリップフロップ(27) の高い電圧(H)レベルの出力信号はタイマ回路(52)内の 放電用トランジスタ(60)のベース端子に付与されてオン 状態となるので、図2(H)に示すようにタイマ用コンデンサ(59)の電圧Vaは0Vを保持する。

【0028】図2(D)に示すように、時刻 t 1にて制御 回路(12)の帰還信号入力端子(12a)からコンパレータ(2 4) の非反転入力端子(+) に入力される電圧 V cpi が基準電 源(23)の基準電圧 V ocp のレベルに達すると、コンパレ ータ(24)から高い電圧(H)レベルの比較出力信号が発生 し、リセット優先RSフリップフロップ(27)のリセット 端子(R)に付与される。これにより、リセット優先RS フリップフロップ(27)がリセット状態となり、駆動回路 (28)を介してMOS-FET(3)のゲート端子に低い電圧 (L)レベルのオフ信号が付与されてMOS-FET(3)が オフ状態となる。このとき、コンパレータ(24)の非反転 入力端子(+)の入力電圧 V cri が図 2 (D) に示すように急 速に降下し、MOS-FET(3)のドレイン電流 Inが図 2(B)に示すように略0になると共にドレイン-ソース 端子間の電圧Vps が図2(A)に示すように0Vから急速 に上昇し、トランス(2)に蓄積されたエネルギが2次巻 線(2b)から整流平滑回路(6)を介して負荷(13)に供給さ れ、トランス(2)がリセットされる。これと同時に、図 2(C)に示すようにトランス(2)の補助巻線(2c)に発生 するフライバック電圧 VrB の極性が負から正となり、フ ライバック電圧検出用抵抗(19)及びフライバック電圧検 出用コンデンサ(20)並びに逆流防止用ダイオード(21)を 介して制御回路(12)のリセット期間検出端子(12c)に入 力される。ここで、起動時はトランス(2)の補助巻線(2 c) に発生するフライバック電圧VBが低いため、図2 (E)に示すように制御回路(12)のリセット期間検出端子 (12c)の電圧 V cr2 はリセット期間検出回路(51)内の基準 電源(53)の基準電圧 V RST のレベルより低くなる。この ため、リセット期間検出用コンパレータ(54)の比較出力 信号の電圧レベルは低い(L)レベルを保持し、プリセッ ト入力付Dフリップフロップ(56)のクロック入力端子(C LK)に入力されると共にNANDゲート(57)の一方の入 力端子に入力される。また、プリセット入力付Dフリッ プフロップ(56)のプリセット入力端子(PR)にはリセット 優先RSフリップフロップ(27)の低い電圧(L)レベルの 出力信号が反転器(55)を介して入力されるので、NAN Dゲート(57)の他方の入力端子に入力されるプリセット 入力付Dフリップフロップ(56)の出力信号 V pr の電圧レ ベルは図2(F)に示すように高い(H)レベルを保持す る。したがって、図2(G)に示すようにNANDゲート (57)から出力されるリセット期間検出信号 V に は高い電 圧(H)レベルを保持する。

【0029】NANDゲート(57)から出力される高い電 圧(H)レベルのリセット期間検出信号Vmは、タイマ回 路(52)を構成する時定数切換回路(58)内の時定数切換用 トランジスタ(65)のベース端子に付与され、時定数切換用トランジスタ(65)がオン状態となる。また、リセット優先RSフリップフロップ(27)の低い電圧(L)レベルの出力信号は、タイマ回路(52)内の放電用トランジスタ(60)のベース端子に付与され、放電用トランジスタ(60)がオン状態からオフ状態となる。このとき、時定数切換回路(58)内の第1の定電流源(63)からタイマ用コンデンサ(59)に一定値I1の電流が流れるので、タイマ用コンデンサ(59)が長い時定数で充電され、図2(H)に示すよう

にタイマ用コンデンサ(59)の電圧Vαが直線的に上昇す

17

【0030】時刻t2にてトランス(2)のリセット期間が 終了し、タイマ用コンデンサ(59)の電圧Vcr が図2(H) に示すように基準電源(61)の基準電圧 Vп のレベルに達 すると、コンパレータ(62)から高い電圧(H)レベルの比 較出力信号が発生し、リセット優先RSフリップフロッ プ(27)のセット端子(S)に付与される。これにより、リ セット優先RSフリップフロップ(27)がセット状態とな り、駆動回路(28)を介してMOS-FET(3)のゲート端 子に高い電圧(H)レベルのオン信号が付与されてMOS - FET(3)がオン状態となる。これと同時に、トランス (2)の補助巻線(2c)に発生するフライバック電圧 V_{FB} の 極性が図2(C)に示すように正から負となるので、制御 回路(12)のリセット期間検出端子(12c)からリセット期 間検出回路(51)に入力される電圧Vcp2 が図2(E)に示 すように略 O Vまで降下すると共に、制御回路(12)の帰 還信号入力端子(12a)からコンパレータ(24)の非反転入 力端子(+)に入力される電圧Vcn が図2(D)に示すよう に再び上昇する。また、タイマ回路(52)の放電用トラン ジスタ(60)がオフ状態からオン状態となり、タイマ用コ ンデンサ(59)が放電されるので、タイマ用コンデンサ(5 9)の電圧Va が図2(H)に示すように略0Vまで降下す る。このとき、トランス(2)の2次巻線(2b)側にはエネ ルギの伝達が行われず、MOS-FET(3)のオフ期間中 に整流平滑回路(6)の平滑コンデンサ(5)に充電された電 荷が負荷(13)に供給される。

【0031】負荷(13)のインピーダンスが低い重負荷状態の場合は、図3(D)に示すように時刻 t $_1$ にて制御回路(12)の帰還信号入力端子(12a)の電圧 $_1$ にて制御回路(12)の基準電圧 $_2$ のを $_2$ のを $_3$ の基準電圧 $_3$ のを $_3$ のを $_3$ のを $_4$ のでのレベルに達し $_3$ の補助巻線(2c)に図3(C)に示すようなフライバック電圧 $_4$ の発生する。このとき、制御回路(12)のリセット期間検出端子(12c)の電圧 $_4$ にてリセット期間検出回路(51)内の基準電源(53)の基準電圧 $_4$ にてリセット期間検出回路(51)内の基準電源(53)の基準電圧 $_4$ にてリセット期間検出回路(51)内の基準電源(53)の基準電圧 $_4$ にてリセット期間検出回路(51)内の基準電源(53)の基準電圧 $_4$ にてリセット期間検出の比較出力信号が低い電圧(L)レベルから高い電圧(H)レベルとなる。リセット期間検出用コンパレータ(54)の高い電圧(H)レベルの比較出力信号は、プリセット入力付Dフリップフロップ(56)のク

ロック入力端子(CLK)に入力されると共に、NANDゲ ート(57)の一方の入力端子に入力される。また、プリセ ット入力付Dフリップフロップ(56)のプリセット入力端 子(PR)には、リセット優先RSフリップフロップ(27)の 低い電圧(L)レベルの出力信号が反転器(55)を介して入 力されるので、NANDゲート(57)の他方の入力端子に 入力されるプリセット入力付Dフリップフロップ(56)の 出力信号 V p は図3(F)に示すように高い電圧(H)レベ ルを保持する。したがって、図3(G)に示すようにNA NDゲート(57)から低い電圧(L)レベルのリセット期間 検出信号 Vm が出力され、タイマ回路(52)内の時定数切 換回路(58)の時定数切換用トランジスタ(65)のベース端 子に付与されるので、時定数切換用トランジスタ(65)が オフ状態となる。また、リセット優先RSフリップフロ ップ(27)の低い電圧(L)レベルの出力信号は、タイマ回 路(52)内の放電用トランジスタ(60)のベース端子に付与 され、放電用トランジスタ(60)がオン状態からオフ状態 となる。このとき、時定数切換回路(58)内の逆流防止用 ダイオード(66)が導通状態となり、第1及び第2の定電 流源(63,64)からタイマ用コンデンサ(59)に一定値(I1 + I 2)の電流が流れるので、タイマ用コンデンサ(59)が 短い時定数で充電され、図3(H)に示すようにタイマ用 コンデンサ(59)の電圧 Vα が起動時よりも急な勾配で直 線的に上昇する。

【0032】図3(H)に示すように、タイマ用コンデン サ(59)の電圧Va が時刻t2にて基準電源(61)の基準電 圧 Vn のレベルに達すると、コンパレータ(62)から高い 電圧(H)レベルの比較出力信号が発生し、リセット優先 R S フリップフロップ(27)のセット端子(S)に付与され る。一方、制御回路(12)の帰還信号入力端子(12a)から コンパレータ(24)の非反転入力端子(+)に入力される電 圧 V CP1 は図3(D)に示すように基準電源(23)の基準電 圧Vocr 以下であるから、コンパレータ(24)から低い電 圧(L)レベルの比較出力信号が発生し、リセット優先R Sフリップフロップ(27)のリセット端子(R)に付与され る。これにより、リセット優先RSフリップフロップ(2 7)がセット状態となり、駆動回路(28)を介してMOS-FET(3)のゲート端子に高い電圧(H)レベルのオン信 号が付与されてMOS-FET(3)がオン状態となる。こ のとき、MOS-FET(3)のドレイン電流 Ipが図3 (B)に示すように上昇するので、制御回路(12)の帰還信 号入力端子(12a)からコンパレータ(24)の非反転入力端 子(+)に入力される電圧Vcp も図3(D)に示すように上 昇する。これと同時に、トランス(2)の補助巻線(2c)に 発生するフライバック電圧VrBの極性が図3(C)に示す ように正から負となるので、制御回路(12)のリセット期 間検出端子(12c)からリセット期間検出回路(51)内のリ セット期間検出用コンパレータ(54)の非反転入力端子 (+)に入力される電圧 Vcr2 が図3(E)に示すように基準 電源(53)の基準電圧 V RST のレベルよりも低くなり、リ

セット期間検出用コンパレータ(54)の比較出力信号が高 い電圧(H)レベルから低い電圧(L)レベルとなる。この とき、図3(F)に示すようにプリセット入力付Dフリッ プフロップ(56)の出力信号 V pr が一旦低い電圧(L)レベ ルまで降下した後、瞬時に高い電圧(H)レベルに復帰す る。これにより、NANDゲート(57)から出力されるリ セット期間検出信号 V m が図3 (G)に示すように低い電 圧(L)レベルから高い電圧(H)レベルとなる。これと同 時に、リセット優先RSフリップフロップ(27)から出力 される高(H)レベルの電圧信号により、タイマ回路(52) 内の放電用トランジスタ(60)がオフ状態からオン状態と なり、タイマ用コンデンサ(59)が放電されるので、図3 (H)に示すようにタイマ用コンデンサ(59)の電圧V cr が 略 0 V まで降下する。このとき、トランス(2)の 2 次巻 線(2b)側にはエネルギの伝達が行われず、MOS-FE T(3)のオフ期間中に整流平滑回路(6)の平滑コンデンサ (5)に充電された電荷が負荷(13)に供給される。

【0033】また、負荷(13)のインピーダンスが高い軽 負荷状態の場合は、図4(D)に示すように時刻t1にて 制御回路(12)の帰還信号入力端子(12a)の電圧Vcn が基 準電源(23)の基準電圧 Voc のレベルに達してMOS-F ET(3)がオフ状態になると、トランス(2)の補助巻線(2 c)に図4(C)に示すようなフライバック電圧VFB が発生 する。このとき、制御回路(12)のリセット期間検出端子 (12c)の電圧 V cr2 が図 4 (E) に示すように上昇し、時刻 t 1A にてリセット期間検出回路(51)内の基準電源(53)の 基準電圧 V RST のレベルよりも高くなると、リセット期 間検出用コンパレータ(54)の比較出力信号が低い電圧 (L)レベルから高い電圧(H)レベルとなる。リセット期 間検出用コンパレータ(54)の高い電圧(H)レベルの比較 出力信号は、プリセット入力付Dフリップフロップ(56) のクロック入力端子(CLK)に入力されると共に、NAN Dゲート(57)の一方の入力端子に入力される。また、プ リセット入力付Dフリップフロップ(56)のプリセット入 力端子(PR)にはリセット優先RSフリップフロップ(27) の低い電圧(L)レベルの出力信号が反転器(55)を介して 入力されるので、NANDゲート(57)の他方の入力端子 に入力されるプリセット入力付Dフリップフロップ(56) の出力信号 V pr は図 4 (F) に示すように高い電圧(H) レ ベルを保持する。したがって、図4(G)に示すようにN ANDゲート(57)から低い電圧(L)レベルのリセット期 間検出信号 V KI が出力され、タイマ回路 (52) 内の時定数 切換回路(58)の時定数切換用トランジスタ(65)のベース 端子に付与されるので、時定数切換用トランジスタ(65) がオフ状態となる。また、リセット優先RSフリップフ ロップ(27)の低い電圧(L)レベルの出力信号は、タイマ 回路(52)内の放電用トランジスタ(60)のベース端子に付 与され、放電用トランジスタ(60)がオン状態からオフ状 態となる。このとき、時定数切換回路(58)内の逆流防止 用ダイオード(66)が導通状態となり、第1及び第2の定 電流源(63,64)からタイマ用コンデンサ(59)に一定値($I_{1}+I_{2}$)の電流が流れるので、タイマ用コンデンサ(59)が短い時定数で充電され、図4(H)に示すようにタイマ用コンデンサ(59)の電圧 V_{G} が起動時よりも急な勾配で直線的に上昇する。

【0034】時刻 t 18 にてトランス(2)のリセット期間 が終了すると、図4(C)に示すようにトランス(2)の補 助巻線(2c)に発生するフライバック電圧VFBが低下し、 制御回路(12)のリセット期間検出端子(12c)からリセッ ト期間検出回路(51)内のリセット期間検出用コンパレー タ(54)の非反転入力端子(+)に入力される電圧 V cr2 が図 4 (E)に示すように基準電源(53)の基準電圧 V RST のレ ベルよりも低くなるので、リセット期間検出用コンパレ ータ(54)の比較出力信号が高い電圧(H)レベルから低い 電圧(L)レベルとなる。このとき、図4(F)に示すよう にプリセット入力付Dフリップフロップ(56)の出力信号 Vor が高い電圧(H)レベルから低い電圧(L)レベルとな る。これにより、NANDゲート(57)から出力されるリ セット期間検出信号 V m が図 4 (G) に示すように低い電 圧(L)レベルから高い電圧(H)レベルとなるので、タイ マ回路(52)内の時定数切換回路(58)の時定数切換用トラ ンジスタ(65)がオフ状態からオン状態となる。したがっ て、時刻 t 18 以降は時定数切換回路(58)内の逆流防止用 ダイオード(66)が非導通状態となり、第1の定電流源(6 3)からタイマ用コンデンサ(59)に一定値 I1の電流のみ が流れるので、タイマ用コンデンサ(59)は起動時と同様 に長い時定数で充電され、図4(H)に示すようにタイマ 用コンデンサ(59)の電圧Vcr が期間(tıA~tıB)よりも 緩い勾配で直線的に上昇する。また、時刻 t iB 以降でM OS-FET(3)がオフ期間中は、図4(A)、(C)及び (E)に示すようにトランス(2)の自由振動による電圧信 号がMOS-FET(3)、トランス(2)の補助巻線(2c)及 び制御回路(12)のリセット期間検出端子(12c)の各電圧 信号VDS,VFB,VCP2 にそれぞれ重畳される。この期間 中は、コンパレータ(24)の比較出力信号及びリセット期 間検出回路(51)内のリセット期間検出用コンパレータ(5 4)の比較出力信号は低い電圧(L)レベルと高い電圧(H) レベルとの間を振動するが、リセット優先RSフリップ フロップ(27)の出力信号はセット端子(S)に高い電圧 (H)レベルの信号が入力されるまで低い電圧(L)レベル を保持するため、プリセット入力付Dフリップフロップ (56)のプリセット入力端子(PR)には何も入力されず、出 力信号Vp は図4(F)に示すように低い電圧(L)レベル

【0035】時刻 t 2にてタイマ用コンデンサ(59)の電圧 $V \subset N \boxtimes 4$ (H)に示すように基準電源(61)の基準電圧 $V \subset N \boxtimes 4$ (H)に示すように基準電源(61)の基準電圧 $V \subset N \boxtimes 4$ (H)に示すように基準電源(62)から高い電圧(H)レベルの比較出力信号が発生し、リセット優先 $V \subset N \boxtimes 4$ (S)に付与される。これと同時に、トランス(2)の補助巻線(2c)に発生

を保持する。

で充電され、タイマ用コンデンサ(59)の電圧V α が基準電源(61)の基準電圧V α のレベルに達すると、MOS - FET(3)がオフからオン状態に切り換わるので、通常のオフ期間固定動作が行われる。負荷(13)が軽負荷状態のときは、MOS - FET(3)がオフ状態となった後にトランス(2)のフライバックエネルギが比較的短期間のう

22

ちに 2 次巻線(2b)から整流平滑回路(6)を介して負荷(13)に供給されるため、トランス(2)のリセット期間が短くなる。これにより、トランス(2)の補助巻線(2c)に自由振動分を含む狭幅の電圧パルスが発生し、最初の狭幅の電圧パルスのみをトランス(2)のリセット期間としてリセット期間検出回路(51)により検出し、低い電圧(L)レベルのリセット期間検出信号 Vrr を出力する。リセット期間検出回路(51)のリセット期間検出信号 Vrr の出力

期間中はタイマ回路(52)内のタイマ用コンデンサ(59)が 短い時定数で充電され、リセット期間検出信号Vmの出 力期間以降は長い時定数でタイマ回路(52)内のタイマ用 コンデンサ(59)が充電されるため、リセット期間検出回

路(51)から出力されるリセット期間検出信号 Vm の低い 電圧(L)レベルの期間がタイマ回路(52)内のタイマ用コ ンデンサ(59)の短い時定数での充電期間よりも短くな る。このとき、制御回路(12)はトランス(2)のリセット

期間の終了後にタイマ回路(52)の時定数を延長し、時定数延長後のタイマ回路(52)が出力を発生するまでMOS-FET(3)のオフ状態を保持した後にオン状態に切り換えるので、MOS-FET(3)のオフ期間が延長され、M

OS-FET(3)のスイッチング周波数が低下する。したがって、MOS-FET(3)のオン・オフ回数が減少し、 負荷(13)のインピーダンスが高い軽負荷時にMOS-F

ET(3)で発生するスイッチング損失を低減できるので、広い負荷の範囲でスイッチング電源装置の変換効率を向上することが可能となる。また、起動時はトランス(2)の補助巻線(2c)に発生するフライバック電圧VFBが低く、リセット期間検出回路(51)から出力されるリセッ

ト期間検出信号 Vm は高い電圧(H)レベルを保持するため、トランス(2)のリセット期間が検出されないが、タイマ回路(52)内のタイマ用コンデンサ(59)は長い時定数で充電されるため、起動時にMOS-FET(3)にかかる

過渡的なストレスを軽減できる利点がある。

【0037】図1に示す実施の形態は変更が可能である。例えば、図5に示す実施の形態のスイッチング電源装置では、図1に示す実施の形態において、逆流防止用ダイオード(21)のカソード端子を低域通過型フィルタ回路(11)のコンデンサ(10)と逆流防止用ダイオード(15)のカソード端子との接続点に接続すると共にリセット期間検出回路(51)内のリセット期間検出用コンパレータ(54)の非反転入力端子(+)に接続して制御回路(12)のリセット期間検出端子(12c)を省略し、リセット期間検出回路(51)がリセット期間検出信号VRTを出力したときにコンパレータ(24)

するフライバック電圧VFB の極性が図4(C)に示すよう に正から負となるので、制御回路(12)のリセット期間検 出端子(12c)からリセット期間検出回路(51)内のリセッ ト期間検出用コンパレータ(54)の非反転入力端子(+)に 入力される電圧Vcm が図4(E)に示すように基準電源 (53)の基準電圧 V RST のレベルよりも低くなり、リセッ ト期間検出用コンパレータ(54)の比較出力信号が高い電 圧(H)レベルから低い電圧(L)レベルとなる。一方、制 御回路(12)の帰還信号入力端子(12a)からコンパレータ (24)の非反転入力端子(+)に入力される電圧 V cpi は図 4 (D)に示すように基準電源(23)の基準電圧Vocp 以下で あるから、コンパレータ(24)から低い電圧(L)レベルの 比較出力信号が発生し、リセット優先RSフリップフロ ップ(27)のリセット端子(R)に付与される。このとき、 リセット優先RSフリップフロップ(27)のセット端子 (S)には高い電圧(H)レベルの信号が付与されるため、 リセット優先RSフリップフロップ(27)がセット状態と なり、駆動回路(28)を介してMOS-FET(3)のゲート 端子に高い電圧(H)レベルのオン信号が付与されてMO S-FET(3)がオン状態となる。これにより、リセット 期間検出回路(51)内のプリセット入力付Dフリップフロ ップ(56)のプリセット入力端子(PR)に高い電圧(H)レベ ルの信号が入力され、出力信号 V pr が図 4 (F)に示すよ うに低い電圧(L)レベルから高い電圧(H)レベルとな る。このため、NANDゲート(57)から出力されるリセ ット期間検出信号 V m は図 4 (G)に示すように高い電圧 (H)レベルを保持する。これと同時に、放電用トランジ スタ(60)がオフ状態からオン状態となりタイマ用コンデ ンサ(59)が放電されるので、図4(H)に示すようにタイ マ用コンデンサ(59)の電圧Vcr が略0 Vまで降下する。 このとき、トランス(2)の2次巻線(2b)側にはエネルギ の伝達が行われず、MOS-FET(3)のオフ期間中に整 流平滑回路(6)の平滑コンデンサ(5)に充電された電荷が 負荷(13)に供給される。なお、MOS-FET(3)の過電 流保護及び負荷(13)に印加される直流電圧Voの安定化 に関する動作については、図21に示す従来のスイッチ ング電源装置の場合と略同様であるので、説明は省略す る。

【0036】本実施の形態では、負荷(13)が重負荷状態のときは、MOS-FET(3)がオフ状態となった後にト 40ランス(2)のフライバックエネルギが比較的長期間に亘り2次巻線(2b)から整流平滑回路(6)を介して負荷(13)に供給されるため、トランス(2)のリセット期間が長くなる。これにより、トランス(2)の硝助巻線(2c)に広幅の電圧パルスが発生し、この広幅の電圧パルスをトランス(2)のリセット期間としてリセット期間検出回路(51)により検出し、低い電圧(L)レベルのリセット期間検出信号Vmを出力する。リセット期間検出回路(51)のリセット期間検出信号Vmが低い電圧(L)レベルのときはタイマ回路(52)内のタイマ用コンデンサ(59)が短い時定数 50

(13)

からの出力信号を遮断し且つタイマ回路(52)の出力信号 によりMOS-FET(3)がオン状態となったときに遮断 状態を解除するオフ期間固定手段としてのオフ期間固定 回路(67)をコンパレータ(24)の比較出力端子とリセット 優先RSフリップフロップ(27)のリセット端子(R)との 間に接続したものである。図5に示す実施の形態におい て、基準電源(23)及びコンパレータ(24)は、制御回路(1 2)の帰還信号入力端子(12a)から入力される電流検出用 抵抗(7)の検出信号と出力電圧検出回路(16)の検出信号 とトランス(2)の補助巻線(2c)の電圧VFBの検出信号と の重畳信号の電圧 V cp のレベルが基準電源(23)の基準電 圧Vocp のレベルを超えたとき、コンパレータ(24)から 出力信号を発生してMOS-FET(3)をオフ状態にする 過電流検出手段を構成する。また、リセット期間検出回 路(51)を構成する基準電源(53)の基準電圧VRST のレベ ルは過電流検出手段を構成する基準電源(23)の基準電圧 Voc のレベルよりも高い値に設定される。オフ期間固 定回路(67)は、コンパレータ(24)の比較出力信号の反転 信号を出力する第1の反転器(68)と、反転器(68)の出力 信号とリセット優先RSフリップフロップ(27)の出力信 号との論理積信号を出力する第1のANDゲート(69) と、リセット期間検出回路(51)のリセット期間検出信号 Vxt の反転信号を出力する第2の反転器(70)と、第1の ANDゲート(69)の出力信号によりセット状態となり高 い電圧(H)レベルの出力信号VF3 を発生すると共に第 2の反転器(70)の出力信号によりリセット状態となり低 い電圧(L)レベルの出力信号VFF3 を発生するRSフリ ップフロップ(71)と、コンパレータ(24)の比較出力信号 とRSフリップフロップ(71)の出力信号 VFF3 との論理 積信号 V v2 をリセット優先 R S フリップフロップ(27)の リセット端子(R)に付与する第2のANDゲート(69)と から構成される。その他の構成は、図1に示すスイッチ ング電源装置と略同様である。

【0038】図5に示す構成において、負荷(13)のイン ピーダンスが低い重負荷状態の場合は、図6(D)に示す ように時刻 t1にて制御回路(12)の帰還信号入力端子(12 a)の電圧Vcr が基準電源(23)の基準電圧Vccr のレベル を超えると、コンパレータ(24)から高い電圧(H)レベル の比較出力信号が発生する。一方、オフ期間固定回路(6 7)を構成するRSフリップフロップ(71)の出力信号V FF3 は、図6(G)に示すように高い電圧(H)レベルを保 持しているので、図6(H)に示すように第2のANDゲ ート(72)から高い電圧(H)レベルの論理積信号 V tz が出 力される。第2のANDゲート(72)の高い電圧(H)レベ ルの論理積信号Vu2 は、リセット優先RSフリップフロ ップ(27)のリセット端子(R)に付与されてリセット優先 R Sフリップフロップ(27)がリセット状態となる。この とき、リセット優先RSフリップフロップ(27)から駆動 回路(28)を介してMOS-FET(3)のゲート端子に低い 電圧(L)レベルのオフ信号が付与され、MOS-FET

(3)がオフ状態となるので、ドレインーソース端子間の電圧 V_{BS} が図 6 (A)に示すように 0 V から急速に上昇すると共にドレイン電流 I_{B} が図 6 (B)に示すように略 0 となる。これと同時に、トランス (2) の補助巻線 (2c)に図 6 (C)に示すようなフライバック電圧 V_{BB} が発生し、制御回路 (12) の帰還信号入力端子 (12a) の電圧 V_{CP} が図 (12a) の電圧 V_{CP} が図 (12a) に示すように更に上昇して行く。

24

【0039】図6(D)に示すように、制御回路(12)の帰 還信号入力端子(12a)の電圧 V cp が時刻 t ıx にてリセッ ト期間検出回路(51)内の基準電源(53)の基準電圧 V เรา のレベルよりも高くなると、リセット期間検出用コンパ レータ(54)の比較出力信号が低い電圧(L)レベルから高 い電圧(H)レベルとなる。リセット期間検出用コンパレ ータ(54)の高い電圧(H)レベルの比較出力信号は、プリ セット入力付Dフリップフロップ(56)のクロック入力端 子(CLK)に入力されると共に、NANDゲート(57)の一 方の入力端子に入力される。また、プリセット入力付D フリップフロップ(56)のプリセット入力端子(PR)にはリ セット優先RSフリップフロップ(27)の低い電圧(L)レ ベルの出力信号が反転器(55)を介して入力されるので、 NANDゲート(57)の他方の入力端子に入力されるプリ セット入力付Dフリップフロップ(56)の出力信号 V ff は 図6(E)に示すように高い電圧(H)レベルを保持する。 したがって、図6(F)に示すようにNANDゲート(57) から低い電圧(L)レベルのリセット期間検出信号 V m が 出力され、タイマ回路(52)内の時定数切換回路(58)の時 定数切換用トランジスタ(65)のベース端子に付与される ので、時定数切換用トランジスタ(65)がオフ状態とな る。また、リセット優先RSフリップフロップ(27)の低 い電圧(L)レベルの出力信号は、タイマ回路(52)内の放 電用トランジスタ(60)のベース端子に付与され、放電用 トランジスタ(60)がオン状態からオフ状態となる。この とき、時定数切換回路(58)内の逆流防止用ダイオード(6 6)が導通状態となり、第1及び第2の定電流源(63,64) からタイマ用コンデンサ(59)に一定値(I 1 + I 2)の電流 が流れるので、タイマ用コンデンサ(59)が短い時定数で 充電され、図6(I)に示すようにタイマ用コンデンサ(5 9)の電圧 Vcr が起動時よりも急な勾配で直線的に上昇す る。更に、リセット優先RSフリップフロップ(27)の低 い電圧(L)レベルの出力信号はオフ期間固定回路(67)内 の第1のANDゲート(69)にも入力されるので、第1の ANDゲート(69)からRSフリップフロップ(71)のセッ ト端子(S)に低い(L)レベルの電圧信号が入力される。 一方、RSフリップフロップ(71)のリセット端子(R)に は、リセット期間検出回路(51)から第2の反転器(70)を 介して高い(H)レベルの電圧信号が入力され、RSフリ ップフロップ(71)がリセット状態となるので、図6(G) に示すようにRSフリップフロップ(71)の出力信号V FF3 が低い電圧(L)レベルとなる。これにより、第2の ANDゲート(72)から出力される論理積信号 Vu2 の電圧 レベルは、図6(H)に示すようにコンパレータ(24)の出力信号の電圧レベルに関わらず低い電圧(L)レベルとなる。

【0040】図6(I)に示すように、時刻t2にてタイ マ回路(52)内のタイマ用コンデンサ(59)の電圧 V は が基 準電源(61)の基準電圧 Vπ のレベルに達すると、コンパ レータ(62)から高い電圧(H)レベルの比較出力信号が発 生し、リセット優先RSフリップフロップ(27)のセット 端子(S)に付与される。これにより、リセット優先RS フリップフロップ(27)がセット状態となり、駆動回路(2 10 8)を介してMOS-FET(3)のゲート端子に高い電圧 (H)レベルのオン信号が付与されてMOS-FET(3)が オン状態となる。このとき、MOS-FET(3)のドレイ ン電流 I p が図 6 (B) に示すように上昇し、トランス(2) の補助巻線(2c)に発生するフライバック電圧VFBの極性 が図6(C)に示すように正から負となる。そして、制御 回路(12)の帰還信号入力端子(12a)の電圧Vcp が図6 (D)に示すように基準電源(53)の基準電圧V_{RST} のレベ ルよりも低くなると、リセット期間検出用コンパレータ (54)の比較出力信号が高い電圧(H)レベルから低い電圧 20 (L)レベルとなる。このとき、図6(E)に示すようにプ リセット入力付Dフリップフロップ(56)の出力信号 Vェ が一旦低い電圧(L)レベルまで降下した後、瞬時に高い 電圧(H)レベルに復帰する。これにより、NANDゲー ト(57)から出力されるリセット期間検出信号 Vm が図6 (F)に示すように低い電圧(L)レベルから高い電圧(H) レベルとなる。これと同時に、リセット優先RSフリッ プフロップ(27)から出力される高(H)レベルの電圧信号 により、タイマ回路(52)内の放電用トランジスタ(60)が オフ状態からオン状態となり、タイマ用コンデンサ(59) が放電されるので、図6(I)に示すようにタイマ用コン デンサ(59)の電圧Vcr が略0Vまで降下する。このと き、トランス(2)の2次巻線(2b)側にはエネルギの伝達 が行われず、MOS-FET(3)のオフ期間中に整流平滑 回路(6)の平滑コンデンサ(5)に充電された電荷が負荷(1 3)に供給される。

【0041】図6(D)に示すように、制御回路(12)の帰還信号入力端子(12a)の電圧Vcrが時刻taにて基準電源(23)の基準電圧Vcrのレベル以下になると、コンパレータ(24)から低い電圧(L)レベルの比較出力信号が発生する。このとき、コンパレータ(24)から出力された低い電圧(L)レベルの比較出力信号は、オフ期間固定回路(67)内の第1の反転器(68)により高い電圧(H)レベルの信号に変換されて第1のANDゲート(69)の一方の入力端子に入力される。一方、第1のANDゲート(69)の他方の入力端子にはリセット優先RSフリップフロップ(27)の高い電圧(H)レベルのオン信号が入力されるので、第1のANDゲート(69)から高い(H)レベルの電圧信号が出力され、RSフリップフロップ(71)のセット端子(S)に付与される。これと同時に、リセット期間検出回

26

【0042】また、負荷(13)のインピーダンスが高い軽 負荷状態の場合は、図7(D)に示すように時刻 t1にて 制御回路(12)の帰還信号入力端子(12a)の電圧Vc が基 準電源(23)の基準電圧Vocr のレベルを超えると、コン パレータ(24)から高い電圧(H)レベルの比較出力信号が 発生する。一方、オフ期間固定回路(67)を構成するRS フリップフロップ(71)の出力信号 VFF3 は、図7(G)に 示すように高い電圧(H)レベルを保持しているので、図 7 (H)に示すように第2のANDゲート(72)から高い電 圧(H)レベルの論理積信号Vv2 が出力される。第2のA NDゲート(72)の高い電圧(H)レベルの論理積信号VI2 は、リセット優先RSフリップフロップ(27)のリセット 端子(R)に付与されてリセット優先RSフリップフロッ プ(27)がリセット状態となる。このとき、リセット優先 RSフリップフロップ(27)から駆動回路(28)を介してM OS-FET(3)のゲート端子に低い電圧(L)レベルのオ フ信号が付与され、MOS-FET(3)がオフ状態となる ので、ドレイン-ソース端子間の電圧 V ps が図7(A)に 示すように O Vから急速に上昇すると共にドレイン電流 Ipが図7(B)に示すように略0となる。これと同時 に、トランス(2)の補助巻線(2c)に図7(C)に示すよう なフライバック電圧 Vrs が発生し、制御回路(12)の帰還 信号入力端子(12a)の電圧 V cr が図7(D)に示すように 更に上昇して行く。

【0043】図7(D)に示すように、制御回路(12)の帰 還信号入力端子(12a)の電圧 V cp が時刻 t 1A にてリセッ ト期間検出回路(51)内の基準電源(53)の基準電圧 V 🛭 のレベルよりも高くなると、リセット期間検出用コンパ レータ(54)の比較出力信号が低い電圧(L)レベルから高 い電圧(H)レベルとなる。リセット期間検出用コンパレ ータ(54)の高い電圧(H)レベルの比較出力信号は、プリ セット入力付Dフリップフロップ(56)のクロック入力端 子(CLK)に入力されると共に、NANDゲート(57)の一 方の入力端子に入力される。また、プリセット入力付D フリップフロップ(56)のプリセット入力端子(PR)にはリ セット優先RSフリップフロップ(27)の低い電圧(L)レ ベルの出力信号が反転器(55)を介して入力されるので、 NANDゲート(57)の他方の入力端子に入力されるプリ セット入力付Dフリップフロップ(56)の出力信号 Vロー は 図7(E)に示すように高い電圧(H)レベルを保持する。 したがって、図7(F)に示すようにNANDゲート(57) から低い電圧(L)レベルのリセット期間検出信号Vmが 出力され、タイマ回路(52)内の時定数切換回路(58)の時 定数切換用トランジスタ(65)のベース端子に付与される ので、時定数切換用トランジスタ(65)がオフ状態とな る。また、リセット優先RSフリップフロップ(27)の低 い電圧(L)レベルの出力信号は、タイマ回路(52)内の放 電用トランジスタ(60)のベース端子に付与され、放電用 トランジスタ(60)がオン状態からオフ状態となる。この とき、時定数切換回路(58)内の逆流防止用ダイオード(6 6) が導通状態となり、第1及び第2の定電流源(63,64) からタイマ用コンデンサ(59)に一定値(11+12)の電流 が流れるので、タイマ用コンデンサ(59)が短い時定数で 充電され、図7(I)に示すようにタイマ用コンデンサ(5 9)の電圧Vcr が起動時よりも急な勾配で直線的に上昇す る。更に、リセット優先RSフリップフロップ(27)の低 い電圧(L)レベルの出力信号はオフ期間固定回路(67)内 の第1のANDゲート(69)にも入力されるので、第1の ANDゲート(69)からRSフリップフロップ(71)のセッ ト端子(S)に低い(L)レベルの電圧信号が入力される。 一方、R Sフリップフロップ(71)のリセット端子(R)に は、リセット期間検出回路(51)から第2の反転器(70)を 介して高い(H)レベルの電圧信号が入力され、RSフリ ップフロップ(71)がリセット状態となるので、図7(G) に示すようにRSフリップフロップ(71)の出力信号V: FF3 が低い電圧(L)レベルとなる。これにより、第2の ANDゲート(72)から出力される論理積信号 Vu2 の電圧 レベルは、図7(H)に示すようにコンパレータ(24)の出 力信号の電圧レベルに関わらず低い電圧(L)レベルとな る。

【0044】時刻 t iB にてトランス(2)のリセット期間 が終了すると、図7(C)に示すようにトランス(2)の補 助巻線(2c)に発生するフライバック電圧VFBが低下し、 制御回路(12)の帰還信号入力端子(12a)の電圧Vcr が図 7(D)に示すようにリセット期間検出回路(51)内の基準 電源(53)の基準電圧Vrst のレベルよりも低くなるの で、リセット期間検出用コンパレータ(54)の比較出力信 号が高い電圧(H)レベルから低い電圧(L)レベルとな る。このとき、図7(E)に示すようにプリセット入力付 Dフリップフロップ(56)の出力信号 V pr が高い電圧(H) レベルから低い電圧(L)レベルとなる。これにより、N ANDゲート(57)から出力されるリセット期間検出信号 Vm が図7(F)に示すように低い電圧(L)レベルから高 い電圧(H)レベルとなるので、タイマ回路(52)内の時定 数切換回路(58)の時定数切換用トランジスタ(65)がオフ 状態からオン状態となる。したがって、時刻 t 18 以降は 時定数切換回路(58)内の逆流防止用ダイオード(66)が非 導通状態となり、第1の定電流源(63)からタイマ用コン デンサ(59)に一定値 I1の電流のみが流れるので、タイ マ用コンデンサ(59)は起動時と同様に長い時定数で充電 され、図7(1)に示すようにタイマ用コンデンサ(59)の 電圧Vcr が期間(tıA~tiB)よりも緩い勾配で直線的に 上昇する。また、時刻 t 18 以降でMOS-FET (3)がオ

フ期間中は、図7(A)、(C)及び(D)に示すようにトランス(2)の自由振動による電圧信号がMOS-FET (3)、トランス(2)の補助巻線(2c)及び制御回路(12)の帰還信号入力端子(12a)の各電圧信号 V_{DS} , V_{FB} , V_{CF} にそれぞれ重畳される。この期間中は、コンパレータ(24)の比較出力信号及びリセット期間検出回路(51)内のリセット期間検出用コンパレータ(54)の比較出力信号は低い電圧(L)レベルと高い電圧(H)レベルとの間を振動するが、リセット優先RSフリップフロップ(27)の出力信号はセット端子(S)に高い電圧(H)レベルの信号が入力されるまで低い電圧(L)レベルを保持するため、プリセット入力付Dフリップフロップ(56)のプリセット入力端子(PR)には何も入力されず、出力信号 V_{DF} は図7(E)に示すように低い電圧(L)レベルを保持する。

【0045】図7(I)に示すように、時刻t2にてタイ マ回路(52)内のタイマ用コンデンサ(59)の電圧Vα が基 準電源(61)の基準電圧 Vπ のレベルに達すると、コンパ レータ(62)から高い電圧(H)レベルの比較出力信号が発 生し、リセット優先RSフリップフロップ(27)のセット 端子(S)に付与される。これにより、リセット優先RS フリップフロップ(27)がセット状態となり、駆動回路(2 8) を介してMOS-FET(3) のゲート端子に高い電圧 (H)レベルのオン信号が付与されてMOS-FET(3)が オン状態となる。このとき、MOS-FET(3)のドレイ ン電流 Inが図7(B)に示すように上昇し、トランス(2) の補助巻線(2c)に発生するフライバック電圧 VFB の極性 が図7(C)に示すように正から負となる。そして、制御 回路(12)の帰還信号入力端子(12a)の電圧Vcp が図7 (D)に示すように基準電源(53)の基準電圧 V RST のレベ ルよりも低くなると、リセット期間検出用コンパレータ (54)の比較出力信号が高い電圧(H)レベルから低い電圧 (L)レベルとなる。このとき、リセット期間検出用コン パレータ(54)からプリセット入力付Dフリップフロップ (56)のクロック入力端子(CLK)に低い電圧(L)レベルの 信号が入力されると共にプリセット入力端子(PR)にリセ ット優先RSフリップフロップ(27)から反転器(55)を介 して高い電圧(H)レベルの信号が入力されるので、図7 (E)に示すようにプリセット入力付Dフリップフロップ (56)の出力信号 V or は低い電圧(L) レベルから高い電圧 (H)レベルとなる。このため、NANDゲート(57)から 出力されるリセット期間検出信号 Vm は図7 (F)に示す ように高い電圧(H)レベルを保持する。これと同時に、 リセット優先RSフリップフロップ(27)から出力される 高(H)レベルの電圧信号により、タイマ回路(52)内の放 電用トランジスタ(60)がオフ状態からオン状態となり、 タイマ用コンデンサ(59)が放電されるので、図7(1)に 示すようにタイマ用コンデンサ(59)の電圧 Vα が略 0 V まで降下する。このとき、トランス(2)の2次巻線(2b) 側にはエネルギの伝達が行われず、MOS-FET(3)の オフ期間中に整流平滑回路(6)の平滑コンデンサ(5)に充

30

雷された電荷が負荷(13)に供給される。

【0046】図7(D)に示すように、制御回路(12)の帰 還信号入力端子(12a)の電圧 V cr が時刻 t 2A にて基準電 源(23)の基準電圧 Vocr のレベル以下になると、コンパ レータ(24)から低い電圧(L)レベルの比較出力信号が発 生する。このとき、コンパレータ(24)から出力された低 い電圧(L)レベルの比較出力信号は、オフ期間固定回路 (67)内の第1の反転器(68)により高い電圧(H)レベルの 信号に変換されて第1のANDゲート(69)の一方の入力 端子に入力される。一方、第1のANDゲート(69)の他 方の入力端子にはリセット優先RSフリップフロップ(2 7)の高い電圧(H)レベルのオン信号が入力されるので、 第1のANDゲート(69)から高い(H)レベルの電圧信号 が出力され、RSフリップフロップ(71)のセット端子 (S) に付与される。これと同時に、リセット期間検出回 路(51)の高い電圧(H)レベルのリセット期間検出信号V kT が第2の反転器(70)により低い電圧(L)レベルに変換 されてRSフリップフロップ(71)のリセット端子(R)に 付与されるので、RSフリップフロップ(71)がセット状 態となり、図7(G)に示すようにRSフリップフロップ (71)の出力信号 V FF3 が低い電圧(L) レベルから高い電 圧(H)レベルとなる。なお、図5に示すスイッチング電 源装置の起動時の動作については、制御回路(12)の帰還 信号入力端子(12a)に入力される信号 V cp が出力電圧検 出回路(16)の検出信号と電流検出用抵抗(7)の検出信号 とトランス(2)の補助巻線(2c)に発生するフライバック 電圧VB の検出信号との重畳信号となる以外は前述の図 1に示すスイッチング電源装置と略同様であるので、説 明は省略する。また、MOS-FET(3)の過電流保護及 び負荷(13)に印加される直流電圧 Voの安定化に関する 動作については、図21に示す従来のスイッチング電源 装置の場合と略同様であるので、説明は省略する。

【0047】図5に示す実施の形態では、リセット期間 検出回路(51)を構成する基準電源(53)の基準電圧Vេស のレベルを過電流検出手段を構成する基準電源(23)の基 準電圧Vocp のレベルよりも高い値に設定し、リセット 期間検出回路(51)により電流検出用抵抗(7)の検出信号 と出力電圧検出回路(16)の検出信号とトランス(2)の補 助巻線(2c)の電圧VFBの検出信号との重畳信号の電圧V cp のレベルが基準電源(53)の基準電圧 V RST のレベルよ り高い最初の期間をトランス(2)のリセット期間として 検出するため、図1に示す実施の形態に比較して制御回 路(12)の信号入力端子の数を削減できると共に回路構成 を簡略化できる利点がある。また、図5に示す実施の形 態の制御回路(12)は、リセット期間検出回路(51)の出力 信号 V m が低い電圧(L)レベルとなったときにオフ期間 固定回路(67)内のRSフリップフロップ(71)から出力さ れる低い電圧(L)レベルの信号VFF3 により第2のAN Dゲート(72)の出力信号 V v2 を低い電圧(L)レベルにし てコンパレータ(24)からの出力信号を遮断し、タイマ回 路(52)の出力信号によりMOS-FET(3)がオン状態と なった後にオフ期間固定回路(67)内のRSフリップフロ ップ(71)の出力信号 VFF 3を高い電圧(H) レベルにして コンパレータ(24)からの出力信号を第2のANDゲート (72)の出力信号 V t2 として出力する。これにより、MO S-FET(3)がオフ状態で且つトランス(2)のリセット 期間中、即ちリセット期間検出回路(51)の出力信号 Vm が低い電圧(L)レベルのときでもタイマ回路(52)の出力 信号によりMOS-FET(3)がオン状態となり、MOS - FET(3)のオフ期間が固定される。したがって、軽負 荷時ではタイマ回路(52)内の時定数切換回路(58)により MOS-FET(3)のオフ期間が延長されてスイッチング 周波数が低下するが、重負荷時ではMOS-FET(3)の スイッチング周波数が必要以上に低下せず、オフ期間固 定動作が良好に行われるので、トランス(2)を大型化す ることなく軽負荷時でのスイッチング損失を低減できる 利点がある。

【0048】また、図8に示す実施の形態のスイッチング電源装置は、図5に示す実施の形態のオフ期間固定回路(67)を省略し、重負荷時においてトランス(2)のリセット期間終了時にMOS-FET(3)をオン状態にする通常のリンギングチョークコンバータ(RCC)動作を行うようにしたものである。その他の構成は、図5に示すスイッチング電源装置と略同様である。

【0049】図8に示す構成において、負荷(13)のイン ピーダンスが低い重負荷状態の場合は、図9(D)に示す ように時刻 t 1にて制御回路(12)の帰還信号入力端子(12 a) の電圧 V cp が基準電源(23) の基準電圧 V ocp のレベル を超え、MOS-FET(3)がオフ状態になると、トラン ス(2)の補助巻線(2c)に図9(C)に示すようなフライバ ック電圧VFB が発生する。そして、図9(D)に示すよう に制御回路(12)の帰還信号入力端子(12a)の電圧 Vcp が 時刻 t la にてリセット期間検出回路(51)内の基準電源(5 3)の基準電圧 V RST のレベルよりも高くなると、リセッ ト期間検出用コンパレータ(54)の比較出力信号が低い電 圧(L)レベルから髙い電圧(H)レベルとなる。リセット 期間検出用コンパレータ(54)の高い電圧(H)レベルの比 較出力信号は、プリセット入力付Dフリップフロップ(5 6)のクロック入力端子(CLK)に入力されると共に、NA NDゲート(57)の一方の入力端子に入力される。また、 プリセット入力付Dフリップフロップ(56)のプリセット 入力端子(PR)には、リセット優先RSフリップフロップ (27)の低い電圧(L)レベルの出力信号が反転器(55)を介 して入力されるので、NANDゲート(57)の他方の入力 端子に入力されるプリセット入力付Dフリップフロップ (56)の出力信号 V or は図9 (E)に示すように高い電圧 (H)レベルを保持する。したがって、図9(F)に示すよ うにNANDゲート(57)から低い電圧(L)レベルのリセ ット期間検出信号 V RT が出力され、タイマ回路(52)内の 時定数切換回路(58)の時定数切換用トランジスタ(65)の ベース端子に付与されるので、時定数切換用トランジスタ (65) がオフ状態となる。また、リセット優先RSフリップフロップ(27) の低い電圧(L) レベルの出力信号は、タイマ回路(52) 内の放電用トランジスタ (60) のベース端子に付与され、放電用トランジスタ (60) がオン状態からオフ状態となる。このとき、時定数切換回路 (58) 内の逆流防止用ダイオード (66) が導通状態となり、第1及び第2の定電流源 (63,64) からタイマ用コンデンサ (59) が短い時定数で充電され、図9 (G) に示すようにタイマ用コンデンサ (59) が短い時定数で充電され、図9 (G) に示すようにタイマ用コンデンサ (59) の電圧 $V_{\rm C}$ が起動時よりも急な勾配で直線的に上昇する。

【0050】図9(G)に示すように、タイマ用コンデン サ(59)の電圧Vcr が時刻 t iB にて基準電源(61)の基準電 圧Vπのレベルに達すると、コンパレータ(62)から高い 電圧(H)レベルの比較出力信号が発生し、リセット優先 R S フリップフロップ(27)のセット端子(S)に付与され る。このとき、図9(C)に示すようにトランス(2)の補 助巻線(2c)に発生するフライバック電圧VFB が未だ一定 レベルを保持しているため、コンパレータ(24)の比較出 力信号は高い電圧(H)レベルを保持する。したがって、 リセット優先RSフリップフロップ(27)のセット端子 (S)及びリセット端子(R)の双方に高い電圧(H)レベルの 信号が入力されるが、リセット優先であるため出力信号 は低い電圧(L)レベルとなる。このため、駆動回路(28) を介してMOS-FET(3)のゲート端子に低い電圧(L) レベルのオフ信号が付与され、MOS-FET(3)はオフ 状態を保持する。一方、タイマ用コンデンサ(59)の電圧 Va は図9(G)に示すように基準電源(61)の基準電圧V TI のレベルより若干高くなった時点で充電完了となり、 トランス(2)のリセット期間が終了するまでその電圧を 保持する。

【0051】時刻t2にてトランス(2)のリセット期間が 終了すると、トランス(2)の補助巻線(2c)に発生するフ ライバック電圧 VB の極性が図9(C)に示すように正か ら負となるので、制御回路(12)の帰還信号入力端子(12 a)からリセット期間検出回路(51)内のリセット期間検出 用コンパレータ(54)の非反転入力端子(+)に入力される 電圧 V cr が図 9 (D) に示すように基準電源(53)の基準電 圧 V RST のレベルよりも低くなり、リセット期間検出用 コンパレータ(54)の比較出力信号が高い電圧(H)レベル から低い電圧(L)レベルとなる。このとき、図9(E)に 示すようにプリセット入力付Dフリップフロップ(56)の 出力信号Vor が一旦低い電圧(L)レベルまで降下した 後、瞬時に高い電圧(H)レベルに復帰する。これによ り、NANDゲート(57)から出力されるリセット期間検 出信号 VRT が図 9 (F)に示すように低い電圧(L)レベル から高い電圧(H)レベルとなる。また、制御回路(12)の 帰還信号入力端子(12a)からコンパレータ(24)の非反転 入力端子(+)に入力される電圧Vcp が図9(D)に示すよ

うに基準電源(23)の基準電圧 Vocp 以下となり、コンパ レータ(24)から低い電圧(L)レベルの比較出力信号が発 生し、リセット優先RSフリップフロップ(27)のリセッ ト端子(R)に付与される。このとき、リセット優先RS フリップフロップ(27)のセット端子(S)には、タイマ回 路(52)内のコンパレータ(62)から高い電圧(H)レベルの 比較出力信号が入力されるので、リセット優先RSフリ ップフロップ(27)がセット状態となり、駆動回路(28)を **介してMOS-FET(3)のゲート端子に高い電圧(H)レ** ベルのオン信号が付与されてMOS-FET(3)がオン状 態となる。これと同時に、放電用トランジスタ(60)がオ フ状態からオン状態となりタイマ用コンデンサ(59)が放 電されるので、図9(G)に示すようにタイマ用コンデン サ(59)の電圧 Vα が略 0 Vまで降下する。このとき、ト ランス(2)の2次巻線(2b)側にはエネルギの伝達が行わ れず、MOS-FET(3)のオフ期間中に整流平滑回路 (6)の平滑コンデンサ(5)に充電された電荷が負荷(13)に 供給される。

【0052】また、負荷(13)のインピーダンスが高い軽 負荷状態の場合は、図10(D)に示すように時刻t1に て制御回路(12)の帰還信号入力端子(12a)の電圧Vcp が 基準電源(23)の基準電圧Vocp のレベルに達し、MOS-FET(3)がオフ状態になると、トランス(2)の補助巻線 (2c)に図10(C)に示すようなフライバック電圧VFBが 発生する。そして、図10(D)に示すように制御回路(1 2)の帰還信号入力端子(12a)の電圧 V cp が時刻 t ia にて リセット期間検出回路(51)内の基準電源(53)の基準電圧 VRST のレベルよりも高くなると、リセット期間検出用 コンパレータ(54)の比較出力信号が低い電圧(L)レベル から高い電圧(H)レベルとなる。リセット期間検出用コ ンパレータ(54)の高い電圧(H)レベルの比較出力信号 は、プリセット入力付Dフリップフロップ(56)のクロッ ク入力端子(CLK)に入力されると共に、NANDゲート (57)の一方の入力端子に入力される。また、プリセット 入力付Dフリップフロップ(56)のプリセット入力端子(P R)にはリセット優先RSフリップフロップ(27)の低い電 圧(L)レベルの出力信号が反転器(55)を介して入力され るので、NANDゲート(57)の他方の入力端子に入力さ れるプリセット入力付Dフリップフロップ(56)の出力信 号 V p は 図 1 0 (E) に 示すように 高い 電圧 (H) レベルを 保持する。したがって、図10(F)に示すようにNAN Dゲート(57)から低い電圧(L)レベルのリセット期間検 出信号 V m が出力され、タイマ回路(52)内の時定数切換 回路(58)の時定数切換用トランジスタ(65)のベース端子 に付与されるので、時定数切換用トランジスタ(65)がオ フ状態となる。また、リセット優先RSフリップフロッ プ(27)の低い電圧(L)レベルの出力信号は、タイマ回路 (52)を構成する内の放電用トランジスタ(60)のベース端 子に付与され、放電用トランジスタ(60)がオン状態から オフ状態となる。このとき、時定数切換回路(58)内の逆 流防止用ダイオード (66) が導通状態となり、第1及び第2の定電流源 (63,64) からタイマ用コンデンサ (59) に一定値 (I_1+I_2) の電流が流れるので、タイマ用コンデンサ (59) が短い時定数で充電され、図 I_0 (G) に示すようにタイマ用コンデンサ (59) の電圧 V_{G} が起動時より急な勾配で直線的に上昇する。

【0053】時刻 t 18 にてトランス(2)のリセット期間 が終了すると、図10(C)に示すようにトランス(2)の 補助巻線(2c)に発生するフライバック電圧 V FB が低下 し、制御回路(12)の帰還信号入力端子(12a)からリセッ ト期間検出回路(51)内のリセット期間検出用コンパレー タ(54)の非反転入力端子(+)に入力される電圧 V cp が図 10(D)に示すように基準電源(53)の基準電圧VRST の レベルよりも低くなるので、リセット期間検出用コンパ レータ(54)の比較出力信号が高い電圧(H)レベルから低 い電圧(L)レベルとなる。このとき、図10(E)に示す ようにプリセット入力付Dフリップフロップ(56)の出力 信号 V pr が高い電圧(H)レベルから低い電圧(L)レベル となる。これにより、NANDゲート(57)から出力され るリセット期間検出信号 Vm が図10(F)に示すように 低い電圧(L)レベルから高い電圧(H)レベルとなるの で、タイマ回路(52)内の時定数切換回路(58)の時定数切 換用トランジスタ(65)がオフ状態からオン状態となる。 したがって、時刻 t 18 以降は時定数切換回路(58)内の逆 流防止用ダイオード(66)が非導通状態となり、第1の定 電流源(63)からタイマ用コンデンサ(59)に一定値 I1の 電流のみが流れるので、タイマ用コンデンサ(59)は起動 時と同様に長い時定数で充電され、図10(G)に示すよ うにタイマ用コンデンサ(59)の電圧Vcr が期間(tıx~ t ів)よりも緩い勾配で直線的に上昇する。また、時刻 t iB 以降でMOS-FET(3)がオフ期間中は、図10 (A)、(C)及び(D)に示すようにトランス(2)の自由振 動による電圧信号がMOS-FET(3)、トランス(2)の 補助巻線(2c)及び制御回路(12)の帰還信号入力端子(12 a)の各電圧信号 V ps , V FB , V cr にそれぞれ重畳される。 この期間中は、コンパレータ(24)の比較出力信号及びリ セット期間検出回路(51)内のリセット期間検出用コンパ レータ(54)の比較出力信号は低い電圧(L)レベルと高い 電圧(H)レベルとの間を振動するが、リセット優先RS フリップフロップ(27)の出力信号はセット端子(S)に高 い電圧(H)レベルの信号が入力されるまで低い電圧(L) レベルを保持するため、プリセット入力付Dフリップフ ロップ(56)のプリセット入力端子(PR)には何も入力され ず、出力信号 Vor は図10(E)に示すように低い電圧 (L)レベルを保持する。

【0054】時刻 t_2 にてタイマ用コンデンサ(59)の電 EV_{CF} が図 10(G)に示すように基準電源(61)の基準電 EV_{TF} のレベルに達すると、コンパレータ(62)から高い 電圧(H)レベルの比較出力信号が発生し、リセット優先 R S フリップフロップ(27)のセット端子(S)に付与され

る。これと同時に、トランス(2)の補助巻線(2c)に発生 するフライバック電圧VFBの極性が図10(C)に示すよ うに正から負となるので、制御回路(12)の帰還信号入力 端子(12a)からリセット期間検出回路(51)内のリセット 期間検出用コンパレータ(54)の非反転入力端子(+)に入 力される電圧Vcp が図10(D)に示すように基準電源(5 3)の基準電圧 V RST のレベルよりも低くなり、リセット 期間検出用コンパレータ(54)の比較出力信号が高い電圧 (H)レベルから低い電圧(L)レベルとなる。また、制御 回路(12)の帰還信号入力端子(12a)からコンパレータ(2 4)の非反転入力端子(+)に入力される電圧Vcp が図10 (D)に示すように基準電源(23)の基準電圧Vccp 以下に なると、コンパレータ(24)から低い電圧(L)レベルの比 較出力信号が発生し、リセット優先RSフリップフロッ プ(27)のリセット端子(R)に付与される。このとき、リ セット優先RSフリップフロップ(27)のセット端子(S) には高い電圧(H)レベルの信号が付与されるため、リセ ット優先RSフリップフロップ(27)がセット状態とな り、駆動回路(28)を介してMOS-FET(3)のゲート端 子に高い電圧(H)レベルのオン信号が付与されてMOS - FET(3)がオン状態となる。これにより、リセット期 間検出回路(51)内のプリセット入力付Dフリップフロッ プ(56)のプリセット入力端子(PR)に高い電圧(H)レベル の信号が入力され、出力信号 V pr が図10(E)に示すよ うに低い電圧(L)レベルから高い電圧(H)レベルとな る。このため、NANDゲート(57)から出力されるリセ ット期間検出信号 Vm は図10(F)に示すように高い電 圧(H)レベルを保持する。これと同時に、放電用トラン ジスタ(60)がオフ状態からオン状態となりタイマ用コン デンサ(59)が放電されるので、図10(G)に示すように タイマ用コンデンサ(59)の電圧 V cr が略 0 V まで降下す る。このとき、トランス(2)の2次巻線(2b)側にはエネ ルギの伝達が行われず、MOS-FET(3)のオフ期間中 に整流平滑回路(6)の平滑コンデンサ(5)に充電された電 荷が負荷(13)に供給される。なお、図8に示すスイッチ ング電源装置の起動時の動作については、制御回路(12) の帰還信号入力端子(12a)に入力される信号 Vcr が出力 電圧検出回路(16)の検出信号と電流検出用抵抗(7)の検 出信号とトランス(2)の補助巻線(2c)に発生するフライ バック電圧VBの検出信号との重畳信号となる以外は前 述の図1に示すスイッチング電源装置と略同様であるの で、説明は省略する。また、MOS-FET(3)の過電流 保護及び負荷(13)に印加される直流電圧Voの安定化に 関する動作については、図21に示す従来のスイッチン グ電源装置の場合と略同様であるので、説明は省略す

34

【0055】図8に示す実施の形態では、重負荷時において、制御回路(12)内のタイマ回路(52)の出力に関わらずトランス(2)のリセット期間が終了するまでMOS-FET(3)のオフ状態を保持した後にオン状態に切り換え

るので、通常のリンギングチョークコンバータ(R C C)動作が行われる。また、軽負荷時において、トランス(2)のリセット期間の終了後に制御回路(12)内のタイマ回路(52)が出力を発生するまでMOS-FET(3)のオフ状態を保持した後にオン状態に切り換えるので、MOS-FET(3)のオフ期間が延長され、MOS-FET(3)のスイッチング周波数が低下する。したがって、図8に示す実施の形態においても、軽負荷時にMOS-FET(3)で発生するスイッチング損失を低減して広い負荷の範囲でスイッチング電源装置の変換効率を向上することが可能となる。

【0056】また、図11に示す実施の形態のスイッチング電源装置は、図1に示す実施の形態において、リセット期間検出回路(51)のリセット期間検出信号Vrrとコンパレータ(24)の比較出力信号との論理和信号をリセット優先RSフリップフロップ(27)のリセット端子に付与するORゲート(73)を設けている。したがって、ORゲート(73)の出力信号は図8に示す実施の形態でのコンパレータ(24)の比較出力信号と同一となるので、結局、図11に示す実施の形態でも図8に示す実施の形態と同様の作用及び効果が得られる。

【0057】また、図12に示す実施の形態のスイッチ ング電源装置では、積分用抵抗(75)及び積分用コンデン サ(76)から成る積分回路(74)と、基準電圧VRST を発生 する基準電源(53)と、積分回路(74)から非反転入力端子 (+)に入力される積分回路(74)の出力電圧 Vs が反転入力 端子(-)に入力される基準電源(53)の基準電圧VRST のレ ベルを超えたときに高い電圧(H)レベルの比較出力信号 を発生するリセット期間検出用コンパレータ(54)と、リ セット期間検出用コンパレータ(54)の比較出力信号の反 転信号をリセット期間検出信号 Vm として出力する反転 器(77)とでリセット期間検出回路(51)を構成する。図1 2に示す構成において、MOS-FET(3)のドレインー ソース端子間の電圧 Vps 、ドレイン電流 Ip、トランス (2)の補助巻線(2c)のフライバック電圧VFB、積分回路 (74)の出力電圧 Vs、リセット期間検出回路(51)のリセ ット期間検出信号 Vrr 及びタイマ用コンデンサ (59)の電 圧 V cr の重負荷時における動作波形を図13(A)~(F) にそれぞれ示し、軽負荷時における動作波形を図14 (A)~(F)にそれぞれ示す。図12に示す実施の形態で は、積分回路(74)によりトランス(2)の補助巻線(2c)に 発生するフライバック電圧VFB の自由振動分を減衰させ た後、リセット期間検出用コンパレータ(54)によりフラ イバック電圧VB の最初の電圧パルス分のみをトランス (2)のリセット期間として検出するので、図8に示す実 施の形態に比較して回路構成を簡略化できると共にトラ ンス(2)のリセット期間を髙精度で検出できる利点があ

【0058】更に、図8に示す実施の形態で、逆流防止

用ダイオード(21)のカソード端子とタイマ回路(52)との 間に電圧立ち上がり検出回路(25)を接続したスイッチン グ電源装置を図15に示す。電圧立ち上がり検出回路(2 5)は、リセット期間検出回路(51)内の基準電源(53)の基 準電圧 V RST よりも高い値の基準電圧 V SET を発生する基 準電源(78)と、トランス(2)の補助巻線(2c)からフライ バック電圧検出用抵抗(19)及びフライバック電圧検出用 コンデンサ(20)並びに逆流防止用ダイオード(21)を介し て非反転入力端子(+)に入力される電圧 V cp のレベルが 反転入力端子(-)に入力される基準電源(78)の基準電圧 V SET を超えたときに高い電圧(H)レベルの比較出力信 号を発生する電圧立ち上がり検出用コンパレータ(79)と を備えている。また、制御回路(12)内の制御回路用レギ ュレータ及び低電圧停止回路(22)の出力端子とタイマ回 路(52)内のタイマ用コンデンサ(59)の一端との間には、 短絡用トランジスタ(80)が接続されている。短絡用トラ ンジスタ(80)は、電圧立ち上がり検出用コンパレータ(7 9)が高い電圧(H)レベルの比較出力信号を発生したとき にオン状態となる。なお、MOS-FET(3)がオフした 後に制御回路(12)の帰還信号入力端子(12a)に発生する 電圧 V cp の最大値が電圧立ち上がり検出回路(25)内の基 準電源(78)の基準電圧 V SET のレベルよりも高くなるよ うにフライバック電圧検出用抵抗(19)の抵抗値及びフラ イバック電圧検出用コンデンサ(20)の静電容量値を適宜 選択することにより、通常のリンギングチョークコンバ ータ(RCC)動作を行わせることが可能である。その 他の回路構成は、図8に示すスイッチング電源装置と略 同様である。

【0059】図15に示す構成において、図16(D)に 示すように時刻 t1にて制御回路(12)の帰還信号入力端 子(12a)の電圧Vcr が基準電源(23)の基準電圧Vccr のレ ベルを超え、MOS-FET(3)がオフ状態になると、ト ランス(2)の補助巻線(2c)に図16(C)に示すようなフ ライバック電圧Vrmが発生する。そして、図16(D)に 示すように制御回路(12)の帰還信号入力端子(12a)の電 圧 V cr が時刻 t 1A にてリセット期間検出回路(51)内の基 準電源(53)の基準電圧VRST のレベルよりも高くなる と、リセット期間検出用コンパレータ(54)の比較出力信 号が低い電圧(L)レベルから高い電圧(H)レベルとな る。リセット期間検出用コンパレータ(54)の高い電圧 (H)レベルの比較出力信号は、プリセット入力付Dフリ ップフロップ(56)のクロック入力端子(CLK)に入力され ると共に、NANDゲート(57)の一方の入力端子に入力 される。また、プリセット入力付Dフリップフロップ(5 6)のプリセット入力端子(PR)にはリセット優先RSフリ ップフロップ(27)の低い電圧(L)レベルの出力信号が反 転器(55)を介して入力されるので、NANDゲート(57) の他方の入力端子に入力されるプリセット入力付Dフリ ップフロップ(56)の出力信号 V or は図 1 6 (E)に示すよ うに高い電圧(H)レベルを保持する。したがって、図1

38

6 (F)に示すようにNANDゲート(57)から低い電圧 (L)レベルのリセット期間検出信号 V_{RT} が出力され、タイマ回路(52)内の時定数切換回路(58)の時定数切換用トランジスタ(65)がオフ状態となる。また、リセット優先RSフリップフロップ(27)の低い電圧(L)レベルの出力信号は、タイマ回路(52)内の放電用トランジスタ(60)のベース端子に付与され、放電用トランジスタ(60)がオン状態からオフ状態となる。このとき、時定数切換回路(58)内の逆流防止用ダイオード(66)が導通状態となり、第1及び第2の定電流源(63,64)からタイマ用コンデンサ(59)に一定値 (I_1+I_2) の電流が流れるので、タイマ用コンデンサ(59)が短い時定数で充電され、図16(G)に示すようにタイマ用コンデンサ(59)の電圧 V_{CT} が起動時よりも急な勾配で直線的に上昇する。

37

【0060】 ここで、図16(D)に示すように時刻 t 18 にて制御回路(12)の帰還信号入力端子(12a)の電圧Vcp の最大値が電圧立ち上がり検出回路(25)を構成する基準 電源(78)の基準電圧 V SET のレベルよりも高くなるよう にフライバック電圧検出用抵抗(19)の抵抗値及びフライ バック電圧検出用コンデンサ(20)の静電容量値が予め設 定されていると、電圧立ち上がり検出用コンパレータ(7 9)から高い電圧(H)レベルの比較出力信号が発生し、短 絡用トランジスタ(80)がオフ状態からオン状態となる。 これにより、タイマ回路(52)内のタイマ用コンデンサ(5 9)が制御回路用レギュレータ及び低電圧停止回路(22)に より急速に充電され、図16(G)に示すようにタイマ用 コンデンサ(59)の電圧 V cr が急激に上昇するので、タイ マ回路(52)の出力が強制的にセット状態となる。そし て、タイマ用コンデンサ(59)の電圧 Vα が基準電源(61) の基準電圧VIII のレベルより若干高くなり充電が完了す ると、コンパレータ(62)から高い電圧(H)レベルの比較 出力信号が発生し、リセット優先RSフリップフロップ (27)のセット端子(S)に付与される。このとき、図16 (C)に示すようにトランス(2)の補助巻線(2c)に発生す るフライバック電圧VrB が未だ一定レベルを保持してい るため、コンパレータ(24)の比較出力信号は高い電圧 (H)レベルを保持する。したがって、リセット優先RS フリップフロップ(27)のセット端子(S)及びリセット端 子(R)の双方に高い電圧(H)レベルの信号が入力される が、リセット優先であるため出力信号は低い電圧(L)レ ベルとなる。このため、駆動回路(28)を介してMOS-FET(3)のゲート端子に低い電圧(L)レベルのオフ信 号が付与され、MOS-FET(3)はオフ状態を保持す

【0061】時刻 t_2 にてトランス(2)のリセット期間が終了すると、トランス(2)の補助巻線(2c)に発生するフライバック電圧 $V_{\rm BB}$ の極性が図 16(C)に示すように正から負となるので、制御回路(12)の帰還信号入力端子(12a)から電圧立ち上がり検出回路(25)内の電圧立ち上が

り検出用コンパレータ(79)の非反転入力端子(+)に入力 される電圧Vcr が図16(D)に示すように基準電源(78) の基準電圧 V SET のレベルよりも低くなる。このため、 電圧立ち上がり検出用コンパレータ(79)の比較出力信 号が高い電圧(H)レベルから低い電圧(L)レベルとな り、短絡用トランジスタ(80)がオン状態からオフ状態と なる。また、制御回路(12)の帰還信号入力端子(12a)か らリセット期間検出回路(51)内のリセット期間検出用コ ンパレータ(54)の非反転入力端子(+)に入力される電圧 Vcp が図16(D)に示すように基準電源(53)の基準電圧 Vrst のレベルよりも低くなるので、リセット期間検出 用コンパレータ(54)の比較出力信号が高い電圧(H)レベ ルから低い電圧(L)レベルとなり、図16(E)に示すよ うにプリセット入力付Dフリップフロップ(56)の出力信 号Vorが一旦低い電圧(L)レベルまで降下した後、瞬時 に高い電圧(H)レベルに復帰する。これにより、NAN Dゲート(57)から出力されるリセット期間検出信号 V RT が図16(F)に示すように低い電圧(L)レベルから高い 電圧(H)レベルとなる。更に、制御回路(12)の帰還信号 入力端子(12a)からコンパレータ(24)の非反転入力端子 (+)に入力される電圧 V cr が図16(D)に示すように基 準電源(23)の基準電圧Voc 以下となり、コンパレータ (24)から低い電圧(L)レベルの比較出力信号が発生し、 リセット優先RSフリップフロップ(27)のリセット端子 (R)に付与される。このとき、リセット優先RSフリッ プフロップ(27)のセット端子(S)には、タイマ回路(52) 内のコンパレータ(62)から高い電圧(H)レベルの比較出 力信号が入力されるので、リセット優先RSフリップフ ロップ(27)がセット状態となり、駆動回路(28)を介して MOS-FET(3)のゲート端子に高い電圧(H)レベルの オン信号が付与されてMOS-FET(3)がオン状態とな る。これと同時に、タイマ回路(52)内の放電用トランジ スタ(60)がオフ状態からオン状態となりタイマ用コンデ ンサ(59)が放電されるので、図16(G)に示すようにタ イマ用コンデンサ(59)の電圧Vcr が略0Vまで急激に降 下する。これにより、トランス(2)の補助巻線(2c)に発 生するフライバック電圧 VFB の立ち下がりに同期してM OS-FET(3)がオン状態となる通常のRCC動作を行 わせることができる。

【0062】また、図17(D)に示すように時刻tiBにて制御回路(12)の帰還信号入力端子(12a)の電圧Vcrの最大値が電圧立ち上がり検出回路(25)を構成する基準電源(78)の基準電圧Vstrのレベルよりも低くなるようにフライバック電圧検出用抵抗(19)の抵抗値及びフライバック電圧検出用コンデンサ(20)の静電容量値を設定した場合は、電圧立ち上がり検出用コンパレータ(79)から低い電圧(L)レベルの比較出力信号が発生するので、短絡用トランジスタ(80)はオフ状態を保持する。したがって、この場合は図8に示す回路と同様の動作をするため、図17(A)~(G)に示す図15の回路の各部の出力

波形は図9(A) \sim (G)に示す図2の回路の各部の出力波形と略同一となる。

【0063】図15に示す実施の形態では、フライバック電圧検出用抵抗(19)の抵抗値及びフライバック電圧検出用コンデンサ(20)の静電容量値を適宜選択することにより、通常のRCC動作を行わせることが可能であるから、負荷(13)の変動範囲が小さい用途で常時通常のRCC動作をさせることが望ましい場合でも同一の制御回路を利用できる利点がある。したがって、フライバック電圧検出用抵抗(19)の抵抗値及びフライバック電圧検出用コンデンサ(20)の静電容量値を負荷(13)の状態により適宜調整できるようにしておけば、あらゆる負荷(13)の状態に対応させることができる。

【0064】図1~図17に示す各実施の形態では、入 出力間絶縁用のトランス(2)を有するフライバック方式 のスイッチング電源装置に本発明を適用した形態を示し たが、入出力間絶縁用のトランスを使用しないチョッパ 方式のスイッチング電源装置にも本発明を適用すること が可能である。例えば、図18は、直流電源(1)に対し て直列に接続された Pチャンネル型のMOS-FET (3) 及びリアクトル(30)と、MOS-FET(3)がオフしたと きにリアクトル(30)と閉回路を成すように接続された還 流用整流素子としてのフライホイールダイオード(31)及 び平滑コンデンサ(32)と、負荷(13)の電圧Voを検出す る出力電圧検出回路(16)と、直列抵抗(33)を介して入力 される出力電圧検出回路(16)の検出信号によりMOS-FET(3)をオン・オフ制御する制御回路(12)とを備え た降圧チョッパ方式のスイッチング電源装置に本発明を 適用した実施の形態を示す。制御回路(12)は、制御回路 用レギュレータ及び低電圧停止回路(22)と、リセット優 30 先RSフリップフロップ(27)と、駆動回路(28)と、オン 期間制御回路(34)と、リセット期間検出回路(51)と、タ イマ回路(52)と、リアクトル電圧検出手段としてのリア クトル電圧検出回路(81)とを備えている。

【0065】オン期間制御回路(34)は、直流出力電圧V oの目標値を規定する基準電圧 Vox を発生する基準電源 (35)と、基準電源(35)の基準電圧 Vox より高い値の初期 電圧Vsi を発生する初期電源(36)と、リセット優先RS フリップフロップ(27)の出力信号の反転信号を出力する 反転器(37)と、MOS-FET(3)がオフ状態のときに反 転器(37)を介してベース端子に入力される高い(H)レベ ルの電圧信号によりオン状態となり且つMOS-FET (3)がオン状態のときに反転器(37)を介してベース端子 に入力される低い(L)レベルの電圧信号によりオフ状態 となる充放電制御用トランジスタ(38)と、MOS-FE T(3)がオフしたときに初期電源(36)から充放電制御用 トランジスタ(38)を介して初期電圧 Vsr まで充電され且 つMOS-FET(3)がオンしたときに出力電圧検出回路 (16)から直列抵抗(33)を介して流れる電流により放電を 開始するオン期間設定用コンデンサ(39)と、オン期間設 定用コンデンサ(39)の電圧Vcr が基準電源(35)の基準電 圧Vox より低くなったときに高い(H)レベルの電圧信号 をリセット優先RSフリップフロップ(27)のリセット入 力端子(R)に付与するオン期間制御用コンパレータ(40) とを有する。このため、負荷(13)に印加される直流出力 電圧 Vo が高い場合は、出力電圧検出回路(16)から直列 抵抗(33)を介して流れる電流が増加し、オン期間設定用 コンデンサ(39)の放電時間が早くなるので、MOS-F ET(3)のオン期間が短縮される。逆に、負荷(13)に印 加される直流出力電圧Voが低い場合は、出力電圧検出 回路(16)から直列抵抗(33)を介して流れる電流が減少 し、オン期間設定用コンデンサ(39)の放電時間が遅くな るので、MOS-FET(3)のオン期間が伸長される。し たがって、負荷(13)に印加される直流出力電圧Voの高 低に応じてオン期間制御回路(34)によりMOS-FET (3)のオン期間が制御されるので、負荷(13)に印加され る直流電圧Voが略一定のレベルに保持される。

【0066】リアクトル電圧検出回路(81)は、一定値のバイアス電圧 V_{BS} を発生するバイアス電源(82)と、バイアス電源(82)のバイアス電圧 V_{BS} とリアクトル入力側電圧検出端子(12d)を介して入力されるリアクトル(30)のMOS-FET(3)側の端子電圧 V_{1} との差電圧を分圧する分圧抵抗(83,84)と、フライホイールダイオード(31)が導通状態となり反転入力端子(-)に入力される分圧抵抗(83,84)の分圧電圧 V_{DI} vがリアクトル出力側電圧検出端子(12e)を介して非反転入力端子(+)に入力されるリアクトル(30)の平滑コンデンサ(32)側の端子電圧 V_{2} より低くなったときにリアクトル電圧検出信号 V_{L} を出力する比較手段としてのリアクトル電圧検出用コンパレータ(85)とを有する。

【0067】リセット優先RSフリップフロップ(27) は、タイマ回路(52)の出力信号によりセット状態となり 高い電圧(H)レベルのオン信号を駆動回路(28)を介して MOS-FET(3)のゲート端子に付与すると共にオン期 間制御回路(34)の出力信号によりリセット状態となり低 い電圧(L)レベルのオフ信号を駆動回路(28)を介してM OS-FET(3)のゲート端子に付与する。リセット期間 検出回路(51)は、リセット優先RSフリップフロップ(2 7)の出力信号の反転信号を出力する反転器(55)と、プリ セット入力端子(PR)に入力される反転器(55)の出力信号 でセットされ高い電圧(H)レベルの出力信号 V of を発生 すると共にクロック入力端子(CLK)に入力されるリアク トル電圧検出回路(81)の出力信号VLの最初の立ち下が りで低い電圧(L)レベルの出力信号 V or を発生するプリ セット入力付Dフリップフロップ(56)と、リセット期間 検出用コンパレータ(54)の比較出力信号とプリセット入 カ付Dフリップフロップ(56)の出力信号 V or との論理積 の反転信号をリセット期間検出信号Vm として出力する NANDゲート(57)とを有し、リアクトル電圧検出回路 (81)の出力信号 V_Lから最初のパルス信号のみをリアク

トル(30)のリセット期間として検出する。なお、制御回路用レギュレータ及び低電圧停止回路(22)とタイマ回路(52)については、図1に示す制御回路(12)と略同様であるため説明は省略する。

【0068】図18に示す構成において、直流電源(1) より直流電力の供給が開始されると、制御回路(12)の電 源入力端子(12b)に電圧が印加され、制御回路用レギュ レータ及び低電圧停止回路(22)が動作を開始する。制御 回路用レギュレータ及び低電圧停止回路(22)から駆動用 電力が出力されると、タイマ回路(52)が動作を開始し、 リセット優先RSフリップフロップ(27)のセット端子 (S)に出力信号が付与される。このとき、リセット優先 R S フリップフロップ (27) がセット状態となり、駆動回 路(28)を介してMOS-FET(3)のゲート端子に高い電 圧(H)レベルのオン信号が付与されてMOS-FET(3) がオン状態となるので、直流電源(1)からMOS-FET (3)及びリアクトル(30)を介して平滑コンデンサ(32)及 び負荷(13)に電流が流れ、MOS-FET(3)のドレイン 電流 I Dが増加すると共にリアクトル(30)にエネルギが 蓄積される。これにより、リアクトル(30)のMOS-F ET(3)側の端子に発生する電圧V1は、制御回路(12)の リアクトル入力側電圧検出端子(12d)を介してリアクト ル電圧検出回路(81)の分圧抵抗(83,84)に入力され、分 圧抵抗(83,84)によりバイアス電源(82)のバイアス電圧 VBS と前記の端子電圧V1との差電圧が分圧され、その 分圧電圧 V DIV がリアクトル電圧検出用コンパレータ(8 5)の反転入力端子(-)に入力される。一方、リアクトル (30)の平滑コンデンサ(32)側の端子に発生する電圧 V2 は、制御回路(12)のリアクトル出力側電圧検出端子(12 e)を介してリアクトル電圧検出回路(81)のリアクトル電 30 圧検出用コンパレータ(85)の非反転入力端子(+)に入力 される。このとき、分圧抵抗(83,84)の分圧電圧 V DIV は リアクトル(30)の平滑コンデンサ(32)側の端子電圧 V2 より高いので、リアクトル電圧検出用コンパレータ(85) の比較出力端子から低い電圧(L)レベルのリアクトル電 圧検出信号VIが出力される。これと同時に、出力電圧 検出回路(16)から直列抵抗(33)を介して制御回路(12)の 帰還信号入力端子(12a)に流れる電流により、オン期間 制御回路(34)内の初期電源(34)の初期電圧Vsェ まで予め 充電されたオン期間設定用コンデンサ(39)が放電され、 オン期間設定用コンデンサ(39)の電圧 V cr が直線的に低 下する。また、リセット優先RSフリップフロップ(27) の高い電圧(H)レベルの出力信号は、リセット期間検出 回路(51)内の反転器(55)を介してプリセット入力付Dフ リップフロップ(56)のプリセット入力端子(PR)に入力さ れ、プリセット入力付Dフリップフロップ(56)の出力信 号 V pr の電圧レベルが低(L)レベルから高(H)レベルと なる。したがって、NANDゲート(57)の入力端子には リアクトル電圧検出回路(81)の低い電圧(L)レベルのリ アクトル電圧検出信号Viとプリセット入力付Dフリッ

プフロップ(56)の高い電圧(H)レベルの出力信号 V π が 入力されるので、NAND ゲート(57)から出力されるリセット期間検出信号 V π が高い電圧(H)レベルとなり、タイマ回路(52)を構成する時定数切換回路(58)内の時定数切換用トランジスタ(65)がオン状態となる。更に、リセット優先RSフリップフロップ(27)の高い電圧(H)レベルの出力信号はタイマ回路(52)内の放電用トランジスタ(60)のベース端子に付与されてオン状態となるので、

42

タイマ用コンデンサ(59)の電圧 Vαは 0 Vとなる。 【0069】負荷(13)のインピーダンスが低い重負荷状 態において、図19(B)に示すように時刻t1にて制御 回路(12)を構成するオン期間制御回路(34)のオン期間設 定用コンデンサ(39)の電圧 Vcr が基準電源(35)の基準電 圧 V on のレベルまで低下すると、オン期間制御用コンパ レータ(40)から高い電圧(H)レベルの比較出力信号が発 生し、リセット優先RSフリップフロップ(27)のリセッ ト端子(R)に付与される。これにより、リセット優先R Sフリップフロップ(27)がリセット状態となり、駆動回 路(28)を介してMOS-FET(3)のゲート端子に低い電 圧(L)レベルのオフ信号が付与されてMOS-FET(3) がオフ状態となる。このとき、MOS-FET(3)のドレ イン電流 I p が図19(C)に示すように略0になると共 にフライホイールダイオード(31)が導通状態となり、リ アクトル(30)に蓄積されたエネルギがフライホイールダ イオード(31)を介して平滑コンデンサ(32)及び負荷(13) に供給される。リセット優先RSフリップフロップ(27) から出力される低い電圧(L)レベルの出力信号は、タイ マ回路(52)内の放電用トランジスタ(60)のベース端子に 付与され、放電用トランジスタ(60)がオン状態からオフ 状態となる。このとき、時定数切換回路(58)内の時定数 切換用トランジスタ(65)はオン状態であるから、第1の 定電流源(63)からタイマ用コンデンサ(59)に一定値の電 流 11が流れてタイマ用コンデンサ(59)が長い時定数で 充電され、図19(G)に示すようにタイマ用コンデンサ (59)の電圧 Vα が緩やかな勾配で直線的に上昇する。ま た、リセット優先RSフリップフロップ(27)の低い電圧 (L)レベルの出力信号は、オン期間制御回路(34)内の反 転器(37)により高い電圧(H)レベルの信号に変換された 後、充放電制御用トランジスタ(38)のベース端子に付与 され、充放電制御用トランジスタ(38)がオン状態とな る。これにより、オン期間設定用コンデンサ(39)が初期 電源(36)により充電されるので、図19(B)に示すよう にオン期間設定用コンデンサ(39)の電圧Vcp が初期電圧 Vsr まで上昇する。このとき、オン期間制御用コンパレ ータ(40)からリセット優先RSフリップフロップ(27)の リセット端子(R)に低い電圧(L)レベルの比較出力信号 が付与される。

【0070】 これと同時に、リアクトル(30)のMOS-FET(3)側の端子電圧V₁が低下し、時刻 t₁₄にてリアクトル電圧検出回路(81)内の分圧抵抗(83,84)の分圧電 圧V_{DIV} が図19(A)に示すようにリアクトル(30)の平 滑コンデンサ(32)側の端子電圧 V2のレベルよりも低く なると、リアクトル電圧検出用コンパレータ(85)から高 い電圧(H)レベルの比較出力信号が発生し、リアクトル 電圧検出回路(81)のリアクトル電圧検出信号 VLが図1 9(D)に示すように低い電圧(L)レベルから高い電圧 (H)レベルとなる。リアクトル電圧検出回路(81)から出 力された高い電圧(H)レベルのリアクトル電圧検出信号 V₁は、リセット期間検出回路(51)内のプリセット入力 付Dフリップフロップ(56)のクロック入力端子(CLK)に 入力されると共に、NANDゲート(57)の一方の入力端 子に入力される。また、プリセット入力付Dフリップフ ロップ(56)のプリセット入力端子(PR)には、リセット優 先RSフリップフロップ(27)の低い電圧(L)レベルの出 力信号が反転器(55)を介して入力されるので、NAND ゲート(57)の他方の入力端子に入力されるプリセット入 力付Dフリップフロップ(56)の出力信号Vorは図19 (E)に示すように高い電圧(H)レベルを保持する。した がって、図19(F)に示すようにNANDゲート(57)か ら低い電圧(L)レベルのリセット期間検出信号 Vm が出 力され、タイマ回路(52)内の時定数切換回路(58)の時定 数切換用トランジスタ(65)のベース端子に付与されるの で、時定数切換用トランジスタ(65)がオフ状態となる。 このとき、時定数切換回路(58)内の逆流防止用ダイオー ド(66)が導通状態となり、第1及び第2の定電流源(63, 64)からタイマ用コンデンサ(59)に一定値(I1+I2)の 電流が流れるので、タイマ用コンデンサ(59)が短い時定 数で充電され、図19(G)に示すようにタイマ用コンデ ンサ(59)の電圧Vcr が期間(tı~tıA)よりも急な勾配 で直線的に上昇する。

【0071】図19(G)に示すように、タイマ回路(52) 内のタイマ用コンデンサ(59)の電圧Va が時刻 t 2にて 基準電源(61)の基準電圧 Vm のレベルに達すると、コン パレータ(62)から高い電圧(H)レベルの比較出力信号が 発生し、リセット優先RSフリップフロップ(27)のセッ ト端子(S)に付与される。一方、リセット優先RSフリ ップフロップ(27)のリセット端子(R)に付与されるオン 期間制御回路(34)内のオン期間制御用コンパレータ(40) の比較出力信号は低い電圧(L)レベルであるから、リセ ット優先RSフリップフロップ(27)はセット状態とな り、駆動回路(28)を介してMOS-FET(3)のゲート端 子に高い電圧(H)レベルのオン信号が付与されてMOS - FET(3)がオン状態となる。このとき、フライホイー ルダイオード(31)が非導通状態となるので、直流電源 (1)からMOS-FET(3)及びリアクトル(30)を介して 平滑コンデンサ(32)及び負荷(13)に電流が流れ、図19 (C)に示すようにMOS-FET(3)のドレイン電流 I p が増加すると共にリアクトル(30)にエネルギが蓄積され る。これにより、図19(A)に示すようにリアクトル電 圧検出回路(81)内の分圧抵抗(83,84)の分圧電圧 V mv が リアクトル(30)の平滑コンデンサ(32)側の端子電圧V2 のレベルより高くなり、リアクトル電圧検出用コンパレ ータ(85)から低い電圧(L)レベルの比較出力信号が発生 するため、リアクトル電圧検出回路(81)からリセット期 間検出回路(51)内のプリセット入力付Dフリップフロッ プ(56)のクロック入力端子(CLK)及びNANDゲート(5 7)の一方の入力端子に付与されるリアクトル電圧検出信 号 V_L が図 19(D) に示すように高い電圧(H) レベルか ら低い電圧(L)レベルとなる。これと同時に、リセット 優先RSフリップフロップ(27)の高い電圧(H)レベルの 出力信号がリセット期間検出回路(51)内の反転器(55)を 介してプリセット入力付Dフリップフロップ(56)のプリ セット入力端子(PR)に入力されるため、図19(E)に示 すようにプリセット入力付Dフリップフロップ(56)の出 力信号 V pr が一旦低い電圧(L)レベルまで降下した後、 瞬時に高い電圧(H)レベルに復帰する。したがって、N ANDゲート(57)から出力されるリセット期間検出信号 Vm が図19(F)に示すように低い電圧(L)レベルから 高い電圧(H)レベルとなり、タイマ回路(52)内の時定数 切換回路(58)の時定数切換用トランジスタ(65)がオン状 態となる。また、リセット優先RSフリップフロップ(2 7)の高い電圧(H)レベルの出力信号は、オン期間制御回 路(34)内の反転器(37)により低い電圧(L)レベルの信号 に変換された後、充放電制御用トランジスタ(38)のベー ス端子に付与され、充放電制御用トランジスタ(38)がオ フ状態となる。このため、出力電圧検出回路(16)から直 列抵抗(33)を介して制御回路(12)の帰還信号入力端子(1 2a)に流れる電流によりオン期間設定用コンデンサ(39) が放電されるので、図19(B)に示すようにオン期間設 定用コンデンサ(39)の電圧 Vcr が初期電圧 Vsr から直線 的に低下して行く。更に、リセット優先RSフリップフ ロップ(27)の高い電圧(H)レベルの出力信号は、タイマ 回路(52)内の放電用トランジスタ(60)のベース端子に付 与され、放電用トランジスタ(60)がオフ状態からオン状 態となるので、図19(G)に示すようにタイマ用コンデ ンサ(59)の電圧 Vcr が略 0 Vまで降下する。

44

【0072】また、負荷(13)のインピーダンスが高い軽 負荷状態において、図20(B)に示すように時刻 t $_1$ に て制御回路(12)を構成するオン期間制御回路(34)のオン 期間設定用コンデンサ(39)の電圧 $_2$ でが基準電源(35)の 基準電圧 $_3$ 0のレベルまで低下すると、オン期間制御用 コンパレータ(40)から高い電圧(H)レベルの比較出力信号が発生し、リセット優先RSフリップフロップ(27)の リセット端子(R)に付与される。これにより、リセット優先RSフリップフロップ(27)がリセット状態となり、駆動回路(28)を介してMOS-FET(3)のゲート端子に低い電圧(L)レベルのオフ信号が付与されてMOS-FET(3)がオフ状態となる。このとき、MOS-FET(3)のドレイン電流 $_3$ 1のドレイン電流 $_3$ 1のドロールダイオード(31)が導通状態となると共にフライホイールダイオード(31)が導通状態と

なり、リアクトル(30)に蓄積されたエネルギがフライホ イールダイオード(31)を介して平滑コンデンサ(32)及び 負荷(13)に供給される。リセット優先RSフリップフロ ップ(27)から出力される低い電圧(L)レベルの出力信号 は、タイマ回路(52)内の放電用トランジスタ(60)のベー ス端子に付与され、放電用トランジスタ(60)がオン状態 からオフ状態となる。このとき、時定数切換回路(58)内 の時定数切換用トランジスタ(65)はオン状態であるか ら、第1の定電流源(63)からタイマ用コンデンサ(59)に 一定値の電流 [1が流れてタイマ用コンデンサ(59)が長 い時定数で充電され、図20(G)に示すようにタイマ用 コンデンサ(59)の電圧Vσが緩やかな勾配で直線的に上 昇する。また、リセット優先RSフリップフロップ(27) の低い電圧(L)レベルの出力信号は、オン期間制御回路 (34)内の反転器(37)により高い電圧(H)レベルの信号に 変換された後、充放電制御用トランジスタ(38)のベース 端子に付与され、充放電制御用トランジスタ(38)がオン 状態となる。これにより、オン期間設定用コンデンサ(3 9)が初期電源(36)により充電されるので、図20(B)に 示すようにオン期間設定用コンデンサ(39)の電圧 V cp が 初期電圧Vsrまで上昇する。このとき、オン期間制御用 コンパレータ(40)からリセット優先RSフリップフロッ プ(27)のリセット端子(R)に低い電圧(L)レベルの比較 出力信号が付与される。

45

【0073】これと同時に、リアクトル(30)のMOS-FET(3)側の端子電圧V1が低下し、時刻t1Aにてリア クトル電圧検出回路(81)内の分圧抵抗(83,84)の分圧電 圧Von が図20(A)に示すようにリアクトル(30)の平 滑コンデンサ(32)側の端子電圧V2のレベルよりも低く なると、リアクトル電圧検出用コンパレータ(85)から高 い電圧(H)レベルの比較出力信号が発生し、リアクトル 電圧検出回路(81)のリアクトル電圧検出信号 V L が図2 0(D)に示すように低い電圧(L)レベルから高い電圧 (H)レベルとなる。リアクトル電圧検出回路(81)から出 力された高い電圧(H)レベルのリアクトル電圧検出信号 VLは、リセット期間検出回路(51)内のプリセット入力 付Dフリップフロップ(56)のクロック入力端子(CLK)に 入力されると共に、NANDゲート(57)の一方の入力端 子に入力される。また、プリセット入力付Dフリップフ ロップ(56)のプリセット入力端子(PR)には、リセット優 先RSフリップフロップ(27)の低い電圧(L)レベルの出 力信号が反転器(55)を介して入力されるので、NAND ゲート(57)の他方の入力端子に入力されるプリセット入 カ付Dフリップフロップ(56)の出力信号Vpr は図20 (E)に示すように高い電圧(H)レベルを保持する。した がって、図20(F)に示すようにNANDゲート(57)か ら低い電圧(L)レベルのリセット期間検出信号Vrr が出 力され、タイマ回路(52)内の時定数切換回路(58)の時定 数切換用トランジスタ(65)のベース端子に付与されるの で、時定数切換用トランジスタ(65)がオフ状態となる。

このとき、時定数切換回路 (58) 内の逆流防止用ダイオード (66) が導通状態となり、第 1 及び第 2 の定電流源 (63, 64) からタイマ用コンデンサ (59) に一定値 (I_1+I_2)の電流が流れるので、タイマ用コンデンサ (59) が短い時定数で充電され、図 2 0 (G) に示すようにタイマ用コンデンサ (59) の電圧 V_{CT} が期間 ($t_1 \sim t_{TA}$) よりも急な勾配で直線的に上昇する。

46

【0074】時刻 t iB にてリアクトル(30)の蓄積エネル ギがゼロとなり、リアクトル(30)のリセット期間が終了 すると、フライホイールダイオード(31)が非導通状態と なり、図20(A)に示すようにリアクトル電圧検出回路 (81)内の分圧抵抗(83,84)の分圧電圧Vpiv がリアクトル (30)の平滑コンデンサ(32)側の端子電圧V2のレベルよ り高くなる。このとき、リアクトル電圧検出用コンパレ ータ(85)の比較出力信号が低い電圧(L)レベルとなり、 リアクトル電圧検出回路(81)からリセット期間検出回路 (51)内のプリセット入力付Dフリップフロップ(56)のク ロック入力端子(CLK)及びNANDゲート(57)の一方の 入力端子に付与されるリアクトル電圧検出信号VLが図 20(D)に示すように高い電圧(H)レベルから低い電圧 (L)レベルとなる。一方、リセット優先RSフリップフ ロップ(27)の出力信号は低い電圧(L)レベルを保持して いるので、プリセット入力付Dフリップフロップ(56)の プリセット入力端子(PR)には何も入力されず、プリセッ ト入力付Dフリップフロップ(56)の出力信号 V ロ は図2 0(E)に示すように高い電圧(H)レベルから低い電圧 (L)レベルとなる。これにより、NANDゲート(57)か ら出力されるリセット期間検出信号Vm が図20(F)に 示すように低い電圧(L)レベルから高い電圧(H)レベル となるので、タイマ回路(52)内の時定数切換回路(58)の 時定数切換用トランジスタ(65)がオフ状態からオン状態 となる。したがって、時刻 t 1B 以降は時定数切換回路(5 8)内の逆流防止用ダイオード(66)が非導通状態となり、 第1の定電流源(63)からタイマ用コンデンサ(59)に一定 値 [10電流のみが流れるので、タイマ用コンデンサ(5 9)は長い時定数で充電され、図20(G)に示すようにタ イマ用コンデンサ(59)の電圧Vcr が期間(t 1A ~ t 1B)よ りも緩い勾配で直線的に上昇する。また、時刻 t 18 以降 でMOS-FET(3)のオフ期間中は、図20(A)に示す ようにリアクトル電圧検出回路(81)内の分圧抵抗(83.8 4)の分圧電圧 V DIV がリアクトル(30)の平滑コンデンサ (32)側の端子電圧 V2のレベルを中心として減衰振動す る。この期間中は、図20(D)に示すようにリアクトル 電圧検出回路(81)のリアクトル電圧検出信号 Vi が低い 電圧(L)レベルと高い電圧(H)レベルとの間を振動して パルス列を形成するが、リセット優先RSフリップフロ ップ(27)の出力信号はセット端子(S)に高い電圧(H)レ ベルの信号が入力されるまで低い電圧(L)レベルを保持 するため、プリセット入力付Dフリップフロップ(56)の プリセット入力端子(PR)には何も入力されず、出力信号 V_{DF} は図20(E)に示すように低い電圧(L)レベルを保持する。

【0075】図20(G)に示すように、タイマ回路(52) 内のタイマ用コンデンサ(59)の電圧Vα が時刻 t 2にて 基準電源(61)の基準電圧Vmのレベルに達すると、コン パレータ(62)から高い電圧(H)レベルの比較出力信号が 発生し、リセット優先RSフリップフロップ(27)のセッ ト端子(S)に付与される。一方、リセット優先RSフリ ップフロップ(27)のリセット端子(R)に付与されるオン 期間制御回路(34)内のオン期間制御用コンパレータ(40) の比較出力信号は低い電圧(L)レベルであるから、リセ ット優先RSフリップフロップ(27)はセット状態とな り、駆動回路(28)を介してMOS-FET(3)のゲート端 子に高い電圧(H)レベルのオン信号が付与されてMOS - FET(3)がオン状態となる。このとき、フライホイー ルダイオード(31)は非導通状態であるから、直流電源 (1)からMOS-FET(3)及びリアクトル(30)を介して 平滑コンデンサ(32)及び負荷(13)に電流が流れ、図20 (C)に示すようにMOS-FET(3)のドレイン電流 ID が増加すると共にリアクトル(30)にエネルギが蓄積され る。これにより、図20(A)に示すようにリアクトル電 圧検出回路(81)内の分圧抵抗(83,84)の分圧電圧 V DIV が リアクトル(30)の平滑コンデンサ(32)側の端子電圧V2 のレベルより高くなり、リアクトル電圧検出用コンパレ ータ(85)から低い電圧(L)レベルの比較出力信号が発生 するため、リアクトル電圧検出回路(81)からリセット期 間検出回路(51)内のプリセット入力付Dフリップフロッ プ(56)のクロック入力端子(CLK)及びNANDゲート(5 7)の一方の入力端子に付与されるリアクトル電圧検出信 号VLが図20(D)に示すように高い電圧(H)レベルか ら低い電圧(L)レベルとなる。また、リセット優先RS フリップフロップ(27)の高い電圧(H)レベルの出力信号 がリセット期間検出回路(51)内の反転器(55)を介してプ リセット入力付Dフリップフロップ(56)のプリセット入 力端子(PR)に入力されるため、図20(E)に示すように プリセット入力付Dフリップフロップ(56)の出力信号V ☞ が低い電圧(L)から高い電圧(H)レベルとなる。した がって、NANDゲート(57)から出力されるリセット期 間検出信号 Vπ が図20(F)に示すように高い電圧(H) レベルを保持するため、タイマ回路(52)を構成する時定 数切換回路(58)内の時定数切換用トランジスタ(65)もオ ン状態を保持する。また、リセット優先RSフリップフ ロップ(27)の高い電圧(H)レベルの出力信号は、オン期 間制御回路(34)内の反転器(37)により低い電圧(L)レベ ルの信号に変換された後、充放電制御用トランジスタ(3 8)のベース端子に付与され、充放電制御用トランジスタ (38)がオフ状態となる。このため、出力電圧検出回路(1 6)から直列抵抗(33)を介して制御回路(12)の帰還信号入 力端子(12a)に流れる電流によりオン期間設定用コンデ ンサ(39)が放電されるので、図20(B)に示すようにオ

ン期間設定用コンデンサ(39)の電圧 V cr が初期電圧 V sr から直線的に低下して行く。更に、リセット優先RSフ リップフロップ(27)の高い電圧(H)レベルの出力信号 は、タイマ回路(52)内の放電用トランジスタ(60)のベー ス端子に付与され、放電用トランジスタ(60)がオフ状態 からオン状態となるので、図20(G)に示すようにタイ マ用コンデンサ(59)の電圧Va が略0Vまで降下する。 【0076】図18に示す実施の形態では、負荷(13)の インピーダンスが高い軽負荷時において、リアクトル(3 0)のリセット期間の終了後にタイマ回路(52)の時定数を 延長し、時定数延長後のタイマ回路(52)が出力を発生し た後にMOS-FET(3)をオフ状態からオン状態にする ことにより、MOS-FET(3)のオフ期間が延長され、 MOS-FET(3)のスイッチング周波数が低下する。こ れにより、MOS-FET(3)のオン・オフ回数が減少す るので、軽負荷時でのスイッチング損失を低減でき、広 い負荷の範囲でチョッパ方式のスイッチング電源装置の 変換効率を向上することが可能となる。また、リアクト ル(30)を小型化するためにMOS-FET(3)のスイッチ ング周波数を高くした場合、軽負荷時にMOS-FET (3)のオン期間が極端に短くなり、制御上困難となる場 合があるが、図18に示すスイッチング電源装置では軽 負荷時にMOS-FET(3)のオフ期間が自動的に延長さ れるため、軽負荷時でのMOS-FET(3)のオン期間が 極端に短くならず、軽負荷時でも安定に動作させること が可能となる。更に、バイアス電源(82)のバイアス電圧 VBS とリアクトル(30)のMOS-FET(3)側の端子電圧 V1との差電圧の分圧電圧 VDIV のレベルとリアクトル(3 0)の平滑コンデンサ(32)側の端子電圧V2のレベルとを 比較するため、起動時や過負荷時等で直流電源(1)の出 力電圧が略ゼロの場合、リアクトル(30)のMOS-FE T(3)側の端子電圧V1がリアクトル(30)の平滑コンデン サ(32)側の端子電圧V2よりも高いことを示す低い電圧 (L)レベルのリアクトル電圧検出信号 VL がリアクトル 電圧検出回路(81)から継続して出力される。これによ り、タイマ回路(52)が長い時定数で動作し、MOS-F ET(3)が最長のオフ期間で動作し続けるので、MOS-FET(3)を最低のスイッチング周波数で動作させるこ とができ、起動時や過負荷時等にMOS-FET(3)にか かる電気的なストレスを軽減することが可能となる。 【0077】本発明の実施態様は前記の各実施の形態に 限定されず、更に種々の変更が可能である。例えば、図

【0077】本先明の実施原様は前記の各美施の形態に限定されず、更に種々の変更が可能である。例えば、図1~図17に示す各実施の形態では1次巻線(2a)及び2次巻線(2b)並びに補助巻線(2c)がそれぞれ独立して形成されたトランス(2)を使用した形態を示したが、2次巻線(2b)及び補助巻線(2c)を単一の巻線で形成したトランス又は複数個の出力巻線を有する多出力型のトランスを使用してもよい。また、図18に示す実施の形態では降圧チョッパ方式のスイッチング電源装置に本発明を適用した形態を示したが、昇圧チョッパ方式又は昇降圧チョ

ッパ方式等の他のチョッパ方式のスイッチング電源装置にも本発明を適用することが可能である。更に、上記の各実施の形態では主スイッチング素子としてMOS-FETを使用した形態を示したが、バイポーラトランジスタ、IGBT(絶縁ゲート型バイポーラトランジスタ)、J-FET(接合型電界効果トランジスタ)又はサイリスタ等の他のスイッチング素子を使用してもよい。

[0078]

【発明の効果】本発明によれば、負荷のインピーダンス が高くなり軽負荷状態になるとスイッチング周波数が低 下して主スイッチング素子のオン・オフ回数が減少する ので、軽負荷時のスイッチング損失を低減でき、広い負 荷の範囲で変換効率を向上することが可能である。ま た、フライバック方式のスイッチング電源装置の場合 は、起動時にトランスの補助巻線に発生するフライバッ ク電圧が低いため、トランスのリセット期間が検出され ないが、このときタイマ手段は長い時定数で出力を発生 して主スイッチング素子をオン状態にするので、起動時 に主スイッチング素子にかかる過渡的なストレスを軽減 20 できる利点がある。更に、チョッパ方式のスイッチング 電源装置の場合は、リアクトルを小型化するために主ス イッチング素子のスイッチング周波数を高くしても軽負 荷時に主スイッチング素子のオフ期間が自動的に延長さ れるので、軽負荷時での主スイッチング素子のオン期間 が極端に短くならず、軽負荷時でも安定に動作させるこ とができる利点がある。

【図面の簡単な説明】

- 【図1】 本発明によるスイッチング電源装置の一実施の形態を示す電気回路図
- 【図2】 起動時における図1の各部の電圧及び電流を示す波形図
- 【図3】 重負荷時における図1の各部の電圧及び電流を示す波形図
- 【図4】 軽負荷時における図1の各部の電圧及び電流を示す波形図
- 【図5】 図1の変更実施の形態を示す電気回路図
- 【図6】 重負荷時における図5の各部の電圧及び電流を示す波形図
- 【図7】 軽負荷時における図5の各部の電圧及び電流 40 を示す波形図
- 【図8】 図5の変更実施の形態を示す電気回路図
- 【図9】 重負荷時における図8の各部の電圧及び電流を示す波形図
- 【図10】 軽負荷時における図8の各部の電圧及び電流を示す波形図
- 【図11】 図8の他の実施の形態を示す電気回路図
- 【図12】 図8の変更実施の形態を示す電気回路図
- 【図13】 重負荷時における図12の各部の電圧及び 電流を示す波形図

【図14】 軽負荷時における図12の各部の電圧及び 電流を示す波形図

50

- 【図15】 図8の他の変更実施の形態を示す電気回路 図
- 【図16】 補助巻線電圧の波高値が電圧立ち上がり検 出回路の基準電圧のレベルより高い場合の図15の各部 の電圧及び電流を示す波形図
- 【図17】 補助巻線電圧の波高値が電圧立ち上がり検 出回路の基準電圧のレベルより低い場合の図15の各部 の電圧及び電流を示す波形図
- 【図18】 本発明によるスイッチング電源装置の他の 実施の形態を示す電気回路図
- 【図19】 重負荷時における図18の各部の電圧及び 電流を示す波形図
- 【図20】 軽負荷時における図18の各部の電圧及び 電流を示す波形図
- 【図21】 従来のフライバック方式のスイッチング電源装置を示す電気回路図
- 【図22】 重負荷時における図21の各部の電圧及び 電流を示す波形図
- 【図23】 軽負荷時における図21の各部の電圧及び 電流を示す波形図
- 【図24】 従来のオフ期間固定方式のスイッチング電源装置を示す電気回路図
- 【図25】 軽負荷時における図24の各部の電圧及び 電流を示す波形図

【符号の説明】

- (1)・・直流電源、 (2)・・トランス、 (2a)・・1次巻線、 (2b)・・2次巻線、 (2c)・・補助巻線、
- (3)・・MOS-FET (主スイッチング素子)、(4)・・整流ダイオード、 (5)・・平滑コンデンサ、 (6)・・整流平滑回路、 (7)・・電流検出用抵抗、 (8)・・

起動用抵抗、 (9)・・抵抗、 (10)・・コンデンサ、


- (11)・・低域通過型フィルタ回路、 (12)・・制御回路、 (12a)・・帰還信号入力端子、 (12b)・・電源入力端子、 (12c)・・リセット期間検出端子、 (12d)・・リアクトル入力側電圧検出端子、 (12e)・・リアクトル出力側電圧検出端子、 (13)・・負荷、 (14)・・フォトカプラ、 (14a)・・発光部、 (14b)・・受光
- 部、 (15)・・逆流防止用ダイオード、 (16)・・出力 電圧検出回路 (出力電圧検出手段)、 (17)・・整流ダ イオード、 (18)・・駆動用コンデンサ、 (19)・・フ ライバック電圧検出用抵抗、 (20)・・フライバック電 圧検出用コンデンサ、 (21)・・逆流防止用ダイオー
- ド、 (22)・・制御回路用レギュレータ及び低電圧停止 回路、 (23)・・基準電源、 (24)・・コンパレータ、


ライホイールダイオード(還流用整流素子)、 (32)・・平滑コンデンサ、 (33)・・直列抵抗、 (34)・・オン期間制御回路、 (35)・・基準電源、 (36)・・初期電源、 (37)・・反転器、 (38)・・充放電制御用トランジスタ、 (39)・・オン期間設定用コンデンサ、 (40)・・オン期間制御用コンパレータ、 (51)・・リセット期間検出回路(リセット期間検出手段)、 (52)・・タイマ回路(タイマ手段)、 (53)・・基準電源、 (54)・・リセット期間検出用コンパレータ、 (55)・・反転器、 (56)・・プリセット入力付Dフリップフロップ、 (57)・・NANDゲート、 (58)・・時定数切換回路、 (59)・・タイマ用コンデンサ、 (60)・・放電用トランジスタ、 (61)・・基準電源、 (62)・・コンパレータ、 (63)・・第1の定電流源、 (64)・・第2


の定電流源、 (65)・・時定数切換用トランジスタ、 (66)・・逆流防止用ダイオード、 (67)・・オフ期間固定回路(オフ期間固定手段)、 (68)・・第1の反転器、 (69)・・第1のANDゲート、 (70)・・第2の反転器、 (71)・・RSフリップフロップ、(72)・・第2のANDゲート、 (73)・・ORゲート、 (74)・・積分回路、(75)・・積分用抵抗、 (76)・・積分用コンデンサ、 (77)・・反転器、 (78)・・基準電源、 (79)・・電圧立ち上がり検出用コンパレータ、 (80)・・短絡用トランジスタ、 (81)・・リアクトル電圧検出回路(リアクトル電圧検出手段)、 (82)・・バイアス電源、 (83,84)・・分圧抵抗、 (85)・・リアクトル電圧検出用コンパレータ(比較手段)

52


[図1]










[図5]














· AD


[図11]




[図12]









【図15】




[図23]










| 12b | 3 | 30 | V₂ | 30 | V











The sound of the second